0102030405
01
고품질 산업용 이더넷 스위치 - 2개의 10G 파이버 포트+24개의 1000Base-X, 관리형 산업용 이더넷 스위치 JHA-MIGS...
2016-01-08
2*10G 파이버 포트+24*1000Base-X, 관리형 산업용 이더넷 스위치 JHA-MIGS24W2-1U 개요 JHA-MIGS24W2-1U는 2*10G 파이버, 24*1000M 파이버 포트, 관리형 산업용 이더넷 스위치로, 무풍량 냉각 회로 설계, 광범위한 작업 환경 온도, 높은 보호 등급 및 기타 기술을 통해 고온/저온 저항성, 낙뢰 보호 등과 같은 우수한 산업 품질을 제공합니다. 또한 통합 스위칭 및 보안과 같은 다양한 풍부한 프로토콜은 공공 이더넷 다중 링 보호 기술(ERPS)을 지원하여 네트워크 유연성을 크게 개선하고 산업용 네트워크의 안정성과 보안을 강화합니다. 또한 철도 교통, 안전 도시, 지능형 교통, 야외 모니터링 및 기타 혹독한 환경의 배치 요구 사항을 충족할 수 있습니다. 특징 전원 입력: DC 36~75V AC 100~240V 50/60Hz 작동 온도: -40℃ ~ 75℃ 셸: IP40 보호 수준, 무팬 디자인 테스트 보고서: CCC/CE/FCC/RoHS 정전 방지: 8KV-15KV MTBF: 100000시간 매개변수 공급자 모드 포트 고정 포트 2*10G Base-X, 24*1000 Base-X 관리 포트 지원 콘솔 전원 인터페이스 Phoenix 터미널, 이중 전원 공급 중복 LED 표시기 PWR, Link/ACT LED 케이블 유형 및 전송 거리 꼬인 쌍 0-100m(CAT5e, CAT6) 모노모드 광섬유 20/40/60/80/100KM 멀티모드 광섬유 550m 네트워크 토폴로지 링 토폴로지 지원 스타 토폴로지 지원 버스 토폴로지 지원 트리 토폴로지 지원 하이브리드 토폴로지 지원 전기적 사양 입력 전압 DC36-75V/AC 100-240V 50-60HZ 총 전력 소모량
문의
세부 사항
01
고품질 SFP 모듈 - 40G QSFP+ IR4, 2km 1310nm SFP 트랜시버 JHA-QC02 - JHA
2016-01-08
특징: ◊ 채널당 최대 11.2Gbps 대역폭 ◊ 총 대역폭 > 40Gbps ◊ 듀플렉스 LC 커넥터 ◊ 40G 이더넷 IEEE802.3ba 및 40GBASE-SR4 및 40GBASE-IR4Standard 준수 ◊ QSFP MSA 준수 ◊ OM3에서 최대 링크 길이 140m, OM4에서 최대 링크 길이 160m ◊ 4개 CWDM 레인 MUX/DEMUX 설계 ◊ QDR/DDR Infiniband 데이터 속도 준수 ◊ 단일 +3.3V 전원 공급 장치 작동 ◊ 내장형 디지털 진단 기능 ◊ 온도 범위 0°C ~ 70°C ◊ RoHS 준수 부품 응용 분야: ◊ 랙 대 랙 ◊ 데이터 센터 스위치 및 라우터 ◊ 메트로 네트워크 ◊ 스위치 및 라우터 ◊ 40G 이더넷 링크 설명: JHA-QC02는 2km(SMF) 160m(MMF) 광 통신 애플리케이션을 위해 설계된 트랜시버 모듈입니다. 이 설계는 IEEE P802.3ba 표준의 40GBASE-SR4 및 40GBASE-IR4를 준수합니다. 이 모듈은 10Gb/s 전기 데이터의 4개 입력 채널(ch)을 4개 CWDM 광 신호로 변환하고 이를 40Gb/s 광 전송을 위한 단일 채널로 다중화합니다. 반대로 수신기 측에서 이 모듈은 40Gb/s 입력을 4개 CWDM 채널 신호로 광학적으로 역다중화하고 이를 4개 채널 출력 전기 데이터로 변환합니다. 4개 CWDM 채널의 중심 파장은 ITU-T G694.2에 정의된 CWDM 파장 그리드의 멤버로서 1271, 1291, 1311 및 1331 nm입니다. 여기에는 광 인터페이스용 듀플렉스 LC 커넥터와 전기 인터페이스용 38핀 커넥터가 포함되어 있습니다. 장거리 시스템에서 광 분산을 최소화하기 위해 이 모듈에는 멀티모드 파이버(MMF)를 적용해야 합니다. 이 제품은 QSFP 다중 소스 계약(MSA)에 따라 폼 팩터, 광/전기 연결 및 디지털 진단 인터페이스로 설계되었습니다. 온도, 습도 및 EMI 간섭을 포함한 가장 가혹한 외부 작동 조건을 충족하도록 설계되었습니다. 이 모듈은 단일 +3.3V 전원 공급 장치에서 작동하며 모듈 존재, 재설정, 인터럽트 및 저전력 모드와 같은 LVCMOS/LVTTL 글로벌 제어 신호가 모듈과 함께 제공됩니다. 2선 직렬 인터페이스를 사용하여 더 복잡한 제어 신호를 송수신하고 디지털 진단 정보를 얻을 수 있습니다. 개별 채널을 주소 지정할 수 있으며 사용하지 않는 채널을 종료하여 최대의 설계 유연성을 얻을 수 있습니다. TQP10은 QSFP 다중 소스 계약(MSA)에 따라 폼 팩터, 광/전기 연결 및 디지털 진단 인터페이스로 설계되었습니다. 온도, 습도 및 EMI 간섭을 포함한 가장 가혹한 외부 작동 조건을 충족하도록 설계되었습니다. 모듈은 2선 직렬 인터페이스를 통해 접근할 수 있는 매우 높은 기능성과 기능 통합을 제공합니다.• 절대 최대 정격 매개변수 기호 최소 일반 최대 단위 보관 온도 TS -40 +85 °C 공급 전압 VCCT, R -0.5 4 V 상대 습도 RH 0 85 % • 권장 작동 환경: 매개변수 기호 최소 일반 최대 단위 케이스 작동 온도 TC 0 +70 °C 공급 전압 VCCT, R +3.13 3.3 +3.47 V 공급 전류 ICC 1000 mA 전력 소모 PD 3.5 W • 전기적 특성 (TOP = 0 ~ 70 °C, VCC = 3.13 ~ 3.47 볼트) 매개변수 기호 최소 일반 최대 단위 참고 채널당 데이터 전송 속도 - 10.3125 11.2 Gbps 전력 소모 - 2.5 3.5 W 공급 전류 Icc 0.75 1.0 A 제어 I/O 전압-높음 VIH 2.0 Vcc V 제어 I/O 전압-낮음 VIL 0 0.7 V 채널 간 스큐 TSK 150 Ps RESETL 지속 시간 10 Us RESETL 해제 시간 100 ms 전원 켜짐 시간 100 ms 송신기 단일 종단 출력 전압 허용 오차 0.3 4 V 1 공통 모드 전압 허용 오차 15mV 송신 입력 차동 전압 VI 150 1200mV 송신 입력 차동 임피던스 ZIN 85 100 115 데이터 종속 입력 지터 DDJ 0.3 UI 수신기 싱글 엔드 출력 전압 허용 오차 0.3 4V Rx 출력 차동 전압 Vo 370 600 950mV Rx 출력 상승 및 하강 전압 Tr/Tf 35ps 1 총 지터 TJ 0.3 UI 참고: 20～80% • 광학 매개변수(TOP = 0~70°C, VCC = 3.0~3.6V) 매개변수 기호 최소 일반 최대 단위 참조. 송신기 파장 할당 L0 1264.5 1271 1277.5 nm L1 1284.5 1291 1297.5 nm L2 1304.5 1311 1317.5 nm L3 1324.5 1331 1337.5 nm 측면 모드 억제율 SMSR 30 - - dB 총 평균 발사 전력 PT - - 8.3 dBm 평균 발사 전력, 각 레인 -7 - 8 dBm 두 레인 사이의 발사 전력 차이(OMA) - - 6.5 dB 광 변조 진폭, 각 레인 OMA -4 +3.5 dBm OMA에서의 발사 전력에서 송신기 및 분산 패널티(TDP)를 뺀 값, 각 레인 -4.8 - dBm TDP, 각 레인 TDP 2.3 dB 소거율 ER 3.5 - - dB 송신기 아이 마스크 정의 {X1, X2, X3, Y1, Y2, Y3} {0.25, 0.4, 0.45, 0.25, 0.28, 0.4} 광학 반사 손실 허용 오차 - - 20dB 평균 발사 전력 OFF 송신기, 각 레인 Poff -30dBm 상대 강도 잡음 Rin -128dB/HZ 1 광학 반사 손실 허용 오차 - - 12dB 수신기 손상 임계값 THd 3.3dBm 1 수신기 입력에서의 평균 전력, 각 레인 R -10 0dBm 수신 전기 3dB 상위 차단 주파수, 각 레인 12.3GHz RSSI 정확도 -2 2dB 수신기 반사율 Rrx -26dB 수신기 전력(OMA), 각 레인 - - 3.5dBm 수신 전기 3dB 상위 차단 주파수, 각 레인 12.3GHz LOS De-Assert LOSD -15dBm LOS 어설트 LOSA -25dBm LOS 히스테리시스 LOSH 0.5dB 참고 12dB 반사 • 진단 모니터링 인터페이스 디지털 진단 모니터링 기능은 모든 QSFP+ SR4에서 사용할 수 있습니다. 2선 직렬 인터페이스는 사용자가 모듈과 접촉할 수 있도록 합니다. 메모리 구조는 흐르는 형태로 표시됩니다. 메모리 공간은 128바이트의 하위 단일 페이지 주소 공간과 여러 상위 주소 공간 페이지로 구성됩니다. 이 구조는 인터럽트 플래그 및 모니터와 같은 하위 페이지의 주소에 적시에 액세스할 수 있도록 합니다. 직렬 ID 정보 및 임계값 설정과 같은 덜 중요한 시간 항목은 페이지 선택 기능을 통해 사용할 수 있습니다. 사용되는 인터페이스 주소는 A0xh이며 주로 인터럽트 처리와 같은 시간이 중요한 데이터에 사용되어 인터럽트 상황과 관련된 모든 데이터에 대한 일회성 읽기를 활성화합니다. 인터럽트 후 IntL이 어설션되면 호스트는 플래그 필드를 읽어 영향을 받는 채널과 플래그 유형을 확인할 수 있습니다. Page02는 사용자 EEPROM이며 형식은 사용자가 결정합니다. 낮은 메모리와 page00.page03 상위 메모리에 대한 자세한 설명은 SFF-8436 문서를 참조하십시오. • 소프트 제어 및 상태 기능의 타이밍 매개변수 기호 최대 단위 조건 초기화 시간 t_init 2000ms 전원 켜기1, 핫 플러그 또는 리셋의 상승 에지에서 모듈이 완전히 작동할 때까지의 시간2 리셋 초기화 어설션 시간 t_reset_init 2μs 리셋은 ResetL 핀에 있는 최소 리셋 펄스 시간보다 긴 낮은 레벨에 의해 생성됩니다. 직렬 버스 하드웨어 준비 시간 t_serial 2000ms 전원이 켜진 후1 모듈이 2선 직렬 버스를 통한 데이터 전송에 응답할 때까지의 시간 모니터 데이터 준비 시간 t_data 2000ms 전원이 켜진 후1 데이터가 준비되지 않고 바이트 2의 비트 0이 비활성화되고 IntL이 활성화될 때까지의 시간 재설정 어설션 시간 t_reset 2000ms ResetL 핀의 상승 에지부터 모듈이 완전히 작동할 때까지의 시간2 LPMode 어설션 시간 ton_LPMode 100μs LPMode(Vin:LPMode =Vih)가 어설션된 후부터 모듈 전력 소모가 낮은 전력 레벨 IntL로 진입할 때까지의 시간 어설션 시간 ton_IntL 200ms IntL을 트리거하는 조건이 발생한 후부터 Vout:IntL = Vol IntL 어설션 비활성화 시간 toff_IntL 500μs toff_IntL 500μs 관련 플래그의 read3 연산에서 지우는 시간부터 Vout:IntL = Voh가 될 때까지의 시간. 여기에는 Rx LOS, Tx Fault 및 기타 플래그 비트에 대한 해제 시간이 포함됩니다. Rx LOS Assert Time ton_los 100ms Rx LOS 상태에서 Rx LOS 비트가 설정되고 IntL이 어설션될 때까지의 시간 Flag Assert Time ton_flag 200ms 플래그를 트리거하는 조건 발생에서 관련 플래그 비트가 설정되고 IntL이 어설션될 때까지의 시간 Mask Assert Time ton_mask 100ms 마스크 비트가 설정된 4에서 관련 IntL 어설션이 금지될 때까지의 시간 Mask De-assert Time toff_mask 100ms 마스크 비트가 지워진 4에서 관련 IntlL 작업이 재개될 때까지의 시간 ModSelL Assert Time ton_ModSelL 100μs ModSelL이 어설션된 4에서 모듈이 2선 직렬 버스를 통한 데이터 전송에 응답할 때까지의 시간 ModSelL Deassert Time toff_ModSelL 100μs ModSelL이 어설션된 4에서 모듈이 2선 직렬 버스를 통한 데이터 전송에 응답하지 않을 때까지의 시간 Power_over-ride 또는 Power-set Assert Time ton_Pdown 100ms P_Down 비트가 4로 설정된 후 모듈 전력 소모가 낮은 전력 레벨로 진입할 때까지의 시간 Power_over-ride 또는 Power-set De-assert Time toff_Pdown 300ms P_Down 비트가 지워진 후 모듈이 완전히 작동할 때까지의 시간3 참고: 1. 전원 켜기는 공급 전압이 최소 지정 값에 도달하여 그 이상인 순간으로 정의됩니다.2. 완전히 작동한다는 것은 데이터가 준비되지 않은 비트로 인해 IntL이 어설션되고 비트 0바이트 2가 어설션 해제되는 것으로 정의됩니다.3. 읽기 트랜잭션의 정지 비트 후 하강 클록 에지에서 측정됩니다.4. 쓰기 트랜잭션의 정지 비트 후 하강 클록 에지에서 측정됩니다.• 트랜시버 블록 다이어그램 • 호스트 보드 커넥터 블록의 핀 할당 다이어그램 핀 번호 및 이름 • 핀 설명 핀 논리 기호 이름/설명 참조 1 GND 접지 1 2 CML-I Tx2n 송신기 반전 데이터 입력 3 CML-I Tx2p 송신기 반전되지 않은 데이터 출력 4 GND 접지 1 5 CML-I Tx4n 송신기 반전 데이터 출력 6 CML-I Tx4p 송신기 반전되지 않은 데이터 출력 7 GND 접지 1 8 LVTTL-I ModSelL 모듈 선택 9 LVTTL-I ResetL 모듈 재설정 10 VccRx +3.3V 전원 공급 수신기 2 11 LVCMOS-I/O SCL 2-와이어 직렬 인터페이스 클록 12 LVCMOS-I/O SDA 2-와이어 직렬 인터페이스 데이터 13 GND 접지 1 14 CML-O Rx3p 수신기 반전 데이터 출력 15 CML-O Rx3n 수신기 반전되지 않은 데이터 출력 16 GND 접지 1 17 CML-O Rx1p 수신기 반전 데이터 출력 18 CML-O Rx1n 수신기 반전되지 않은 데이터 출력 19 GND 접지 1 20 GND 접지 1 21 CML-O Rx2n 수신기 반전 데이터 출력 22 CML-O Rx2p 수신기 반전되지 않은 데이터 출력 23 GND 접지 1 24 CML-O Rx4n 수신기 반전 데이터 출력 25 CML-O Rx4p 수신기 반전되지 않은 데이터 출력 26 GND 접지 1 27 LVTTL-O ModPrsL 모듈 존재 28 LVTTL-O IntL 인터럽트 29 VccTx +3.3V 전원 공급 송신기 2 30 Vcc1 +3.3V 전원 공급 2 31 LVTTL-I LPMode 저전력 모드 32 GND 접지 1 33 CML-I Tx3p 송신기 반전 데이터 출력 34 CML-I Tx3n 송신기 비반전 데이터 출력 35 GND 접지 1 36 CML-I Tx1p 송신기 반전 데이터 출력 37 CML-I Tx1n 송신기 비반전 데이터 출력 38 GND 접지 1 참고: GND는 QSFP 모듈에 대한 단일 및 공급(전원) 공통의 기호입니다. 모두 QSFP 모듈 내에서 공통이며 모든 모듈 전압은 이 전위를 참조합니다(별도로 언급하지 않음). 이것들을 호스트 보드 신호 공통 접지 평면에 직접 연결합니다. 레이저 출력은 TDIS >2.0V에서 비활성화되거나 개방되고 TDIS
문의
세부 사항
