- Industriell Ethernet Schalter
- Fiber Media Converter
- Fiber Ethernet Schalter
- Power Over Ethernet
- SFP Modul
- AOC/DAC Kabel
- Fiber Ethernet Server Adapter
- Fiber Video Converter
- Interface Converter
- PDH-SDH Multiplexer
- Telefon Fiber Video Converter
- FTTH
- Racks & Enclosures
- HDMI / VGA Extender
- HDMI Splitter
- WDM
- OTN / WDM Optical Transmission Network System
0102030405

01
Gutt Qualitéit SFP Modul - 10/100/1000BASE-T Kupfer SFP Transceiver JHA3401 - JHA
2016-01-08
Fonctiounen: ♦ Bis zu 1.25Gb/s bi-directional Datelinks ♦ Hot-pluggable SFP Footprint ♦ Verlängert Falltemperaturberäich (-40°C bis +85°C) ♦ Ganz metallesch Gehäuse fir niddereg EMI ♦ Low Power Dissipation ♦ Kompakt RJ -45 Connector Assemblée ♦ Detailléiert Produktinformatioun an EEPROM ♦ +3.3V eenzeg Stroumversuergung ♦ Zougang zu kierperlecher Layer IC iwwer 2-Drot Serien Bus ♦ 10/100/1000 BASE-T Operatioun an Hostsystemer mat SGMII Interface ♦ Konform mat SFP MSA ♦ Konform mat IEEE Std 802.3TM-2002 Konform mat FCC 47 CFR Part 15, Class B ♦ RoHS-kompatibel Produkter Uwendungen: ♦ 1.25 Gigabit Ethernet iwwer Cat 5 Kabel ♦ Schalter / Router fir Schalter / Router Link ♦ Héichgeschwindeg I/O fir Dateiserverbeschreiwung: JHA3401 10/100/1000BASE-T Kupfer SFP Transceiver ass héich Leeschtung, kascht effektiv Modul kompatibel mat der Gigabit Ethernet an 10/100/1000BASE-T Standarden wéi spezifizéiert am IEEE 802. 3-2002 an IEEE 802.3ab, déi ënnerstëtzen 10/100/1000Mbps Daten- Taux bis zu 100 Meter erreechen iwwer unshielded twisted-pair Kategorie 5 Kabel. De JHA3401 ënnerstëtzt 10/100/1000 Mbps voll Duplex Datelinks mat 5-Level Pulse Amplitude Modula-tion (PAM) Signaler. All véier Pairen am Kabel gi mat Symbolrate bei 250Mbps op all Paar benotzt. De JHA3401 liwwert Standard Serien ID Informatioun konform mat SFP MSA, déi mat der Adress vun A0h iwwer den 2-Drot Serien CMOS EEPROM Protokoll zougänglech ass. Déi kierperlech IC kann och iwwer 2-Drot Serien Bus op Adress ACh zougänglech ginn. • SFP zu Host Connector Pin Out Pin Signal Numm Beschreiwung MSA Notes 1 VEET Sender Terrain (gemeinsam mat Receiver Terrain) 2 TFAULT Sender Feeler. Net ënnerstëtzt Note 1 3 TDIS Sender auszeschalten. PHY behënnert op héich oder oppen Note 2 4 MOD_DEF (2) Modul Definitioun 2. Daten Linn fir Serial ID. Note 3 5 MOD_DEF (1) Modul Definitioun 1. Auer Linn fir Serial ID. Note 3 6 MOD_DEF (0) Modul Definitioun 0. Grounded bannent de Modul. Notiz 3 7 Tarifauswiel Keng Verbindung erfuerderlech 8 LOS Signalverloscht - Héich Beweist Signalverloscht Notiz 4 9 VEER Receiver Ground (gemeinsam mat Sender Buedem) 10 VEER Empfänger Ground (gemeinsam mat Sender Buedem) 11 VEER Receiver Ground (gemeinsam mat Sender Buedem) ) 12 RD- Receiver Inverted DATA eraus. AC Gekoppelt Note 5 13 RD+ Receiver Non-inverted DATA eraus. AC Gekoppelt Note 5 14 VEER Receiver Ground (gemeinsam mat Sender Terrain) 15 VCCR Receiver Stromforsyning Note 6 16 VCCT Sender Stromforsyning Note 6 17 VEET Sender Ground (gemeinsam mat Receiver Ground) 18 TD + Sender Non-Inverted DATA an. Note 7 19 TD- Sender ëmgedréint DATA an AC Gekoppelt. Notiz 7 20 VEET Sender Ground (gemeinsam mat Empfänger Buedem) Notizen: 1. TX Fault gëtt net benotzt a gëtt ëmmer duerch en 100 Ohm Resistor un de Buedem gebonnen. 2. TX Desaktivéiere wéi an der MSA beschriwwen ass net applicabel fir den 1000BASE-T Modul, awer gëtt fir d'Bequemlechkeet als Input benotzt fir den internen ASIC zréckzesetzen. Dëse Pin gëtt am Modul mat engem 4,7 KW Widderstand eropgezunn. Niddereg (0 - 0,8 V): Transceiver op Tëscht (0,8 V an 2,0 V): Ondefinéiert Héich (2,0 - 3,465 V): Transceiver am Reset-Staat Open: Transceiver am Reset-Staat 3. Mod-Def 0,1,2. Dëst sinn de Modul Definitioun Pins. Si sollten mat engem 4,7-10 KW Widderstand op der Hostplat op eng Versuergung manner wéi VCCT + 0,3 V oder VCCR + 0,3 V gezunn ginn. . Mod-Def 1 ass Auer Linn vun zwee Drot Serien Interface fir fakultativ Serien ID Mod-Def 2 ass Daten Linn vun zwee Drot Serien Interface fir fakultativ Serien ID 4. LVTTL kompatibel mat engem Maximum Volt pa 2.5V. Net ënnerstëtzt op HTSFP-24-111X 5. RD-/+: Dëst sinn d'Differenziell Receiverausgaben. Si sinn AC gekoppelt 100 Ohm Differentiallinnen déi mat 100 Ohm Differential bei de Benotzer SerDes ofgeschloss solle ginn. D'AC-Kopplung gëtt am Modul gemaach an ass also net op der Hostboard erfuerderlech. De Spannungsschwong op dëse Linnen wäert tëscht 370 an 2000 mV Differential sinn (185 - 1000 mV Single-End) wann se richteg ofgeschloss sinn. Dës Niveaue si kompatibel mat CML an LVPECL Spannungsschwankungen. 6. VCCR an VCCT sinn de Receiver an Sender Muecht Ëmgeréits. Si sinn definéiert als 3,3 V ± 5% um SFP Connector Pin. De maximale Versuergungsstroum ass ongeféier 300mA an den assoziéierten In-Rush-Stroum wäert typesch net méi wéi 30mA iwwer de stabile Staat no 500 Nanosekonnen sinn. 7. TD-/+: Dës sinn d'Differenziell Sender Input. Si sinn AC gekoppelte Differentiallinne mat 100 W Differentialterminatioun am Modul. D'AC-Kopplung gëtt am Modul gemaach an ass also net op der Hostboard erfuerderlech. D'Inputen akzeptéieren Differentialschwéngunge vu 500 - 2400 mV (250 - 1200 mV Single-End), awer et ass recommandéiert datt Wäerter tëscht 500 an 1200 mV Differential (250 - 600 mV Single-End) fir déi bescht EMI Leeschtung benotzt ginn. Dës Niveaue si kompatibel mat CML an LVPECL Spannungsschwankungen. Diagramm vum Host Board Connector Block Pin Nummeren an Nimm • +3,3V Volt Elektresch Power Interface De JHA3401 huet en Input Spannungsbereich vun 3,3 V +/- 5%. Déi maximal 4 V Spannung ass net erlaabt fir kontinuéierlech Operatioun. Parameter Symbol Min. Typesch Max. Eenheeten Notizen / Bedéngungen Versuergungsstroum ass 320 375 mA 1.2W maximal Kraaft iwwer ganz Palette vu Spannung an Temperatur. Kuckt d'Opgepasst Notiz hei drënner Input Volt Vcc 3.13 3.3 3.47 V Referenzéiert op GND Surge Current Isurge 30 mA Hot Plug iwwer steady state current. Gesinn virsiichteg Note Opgepasst: Stroumconsommatioun an surge aktuell sinn méi héich wéi déi spezifizéiert Wäerter am SFP MSA • Low-Speed Signaler MOD_DEF (1) (SCL) an MOD_DEF (2) (SDA), sinn oppen Drain CMOS Signaler. Béid MOD_ DEF(1) an MOD_DEF(2) mussen op Host_Vcc gezunn ginn. Parameter Symbol Min. Max. Unitéiten Notes / Konditiounen SFP Ausgang LOW VOL 0 0,5 V 4,7k zu 10k zéien op host_Vcc. SFP Ausgang HIGH VOH host_Vcc -0.5 host_Vcc + 0.3 V 4.7k zu 10k Pull-up zu host_Vcc. SFP Input LOW VIL 0 0,8 V 4,7k zu 10k zéien op Vcc. SFP Input HIGH 2 Vcc + 0,3 VV 4,7k zu 10k Pull-up zu Vcc. • High-Speed Elektresch Interface All Héich-Vitesse Signaler sinn AC-gekoppelt intern. Transmission Line-SFP Parameter Symbol Min. Typesch Max. Unitéiten Notizen / Konditioune Linn Frequenz fL 125 MHz 5-Niveau Kodéierung, pro IEEE 802.3 Tx Ausgangsimpedanz Zout,TX 100 Ohm Differential Rx Input Impedanz Zin, RX 100 Ohm Differenziell Host-SFP Parameter Symbol Min. Typesch Max. Eenheeten Notizen/Conditioune Single ended Data Input Schwong Vinsing 250 1200 mV Single ended Single Ended Data Output Schwong Voutsing 350 100 800 mV Single Ended Rise/Fall Time Tr,Tf 175 psec 20%-80% Tx Input Rx Impedance Single Ended 50 Ohm Ausgangsimpedanz Zout 50 Ohm Single ofgeschloss • Allgemeng Spezifikatioune Parameter Symbol Min. Typesch Max. Unitéiten Notes / Konditiounen Data Taux BR 100 1.000 Mb / s IEEE 802.3 kompatibel. Kabel Längt L 100 m Kategorie 5 UTP. BER
Ufro
Detail

01
Gutt Qualitéit SFP Modul - 100Gb/S QSFP28 1310nm 10km LR4 LC Transceiver JHAQ28C10C - JHA
2016-01-08
Fonctiounen: ◊ 4 Bunnen MUX / DEMUX Design ◊ Integréiert CWDM TOSA / ROSA fir bis zu 10 km Erreeche iwwer SMF ◊ Ënnerstëtzung 100GBASE-CWDM4 fir Zeilrate vun 103.125Gbps an OTU4 fir Zeilrate vun 111.81Gbps 10bps Bandbreed ◊ Duplex LC Connectoren ◊ Kompatibel mat IEEE 802.3-2012 Klausel 88 Standard IEEE 802.3bm CAUI-4 Chip zu Modul elektresche Standard ITU-T G.959.1-2012-02 Standard · ◊ Single +3.3V Energieversuergung funktionnéiert ◊ Diagnosefunktiounen ◊ Temperaturbereich 0°C bis 70 ° C ◊ RoHS kompatibel Deel Uwendungen: ◊ Local Area Network (LAN) ◊ Wide Area Network (WAN) ◊ Ethernet Schalter a Router Uwendungen Beschreiwung: De JHAQ28C10C ass e Transceiver Modul fir 10km optesch Kommunikatiounsapplikatiounen entworf. Den Design entsprécht 100GbASE-LR4 vum IEEE 802.3-2012 Klausel 88 Standard IEEE 802.3bm CAUI-4 Chip zum Modul elektresche Standard ITU-T G.959.1-2012-02 Standard. De Modul konvertéiert 4 Input Channels (ch) vun 25,78 Gbps bis 27,95 Gbps elektresch Daten op 4 Bunnen optesch Signaler, a multiplexéiert se an een eenzege Kanal fir 100Gb / s optesch Iwwerdroung. Ëmgekéiert, op der Empfängersäit, de-multiplexéiert de Modul optesch en 100Gb / s Input an 4 Spuren Signaler, a konvertéiert se op 4 Bunnen Ausgangs elektresch Daten. Déi zentral Wellelängte vun de 4 Bunnen sinn 1270 nm, 1290 nm, 1310 nm an 1330 nm. Et enthält en Duplex LC Connector fir den opteschen Interface an en 38-Pin Connector fir den elektresche Interface. Fir d'optesch Dispersioun am Laangstrecksystem ze minimiséieren, muss Single-Modus Faser (SMF) an dësem Modul applizéiert ginn. D'Produkt ass entwéckelt mat Formfaktor, opteschen / elektresche Verbindung an digitaler diagnostescher Interface no dem QSFP28 Multi-Source Agreement (MSA). Et ass entworf fir déi härteste externe Betribsbedéngungen ze treffen, dorënner Temperatur, Fiichtegkeet an EMI Interferenz. De Modul funktionnéiert vun enger eenzeger +3.3V Energieversuergung an LVCMOS / LVTTL global Kontrollsignaler wéi Modul Present, Reset, Interrupt a Low Power Mode si mat de Moduler verfügbar. Eng 2-Drot Serien Interface ass verfügbar fir méi komplex Kontrollsignaler ze schécken an ze kréien an digital Diagnosinformatioun ze kréien. Eenzel Kanäl kënnen adresséiert ginn an onbenotzt Kanäl kënne fir maximal Designflexibilitéit zougemaach ginn. De JHAQ28C10C ass entworf mat Form Faktor, opteschen / elektresch Verbindung an digital Diagnostice Interface no der QSFP28 Multi-Source Accord (MSA). Et ass entworf fir déi härteste externe Betribsbedéngungen ze treffen, dorënner Temperatur, Fiichtegkeet an EMI Interferenz. De Modul bitt ganz héich Funktionalitéit a Feature Integratioun, zougänglech iwwer eng Zwee-Drot Serien Interface. • Absolut Maximum Bewäertungen Parameter Symbol Min. Typesch Max. Eenheet Stockage Temperatur TS -40 +85 ° C Fourniture Volt VCCT, R -0,5 4 V Relativ Fiichtegkeet RH 0 85% • Recommandéiert Betribssystemer Ëmfeld: Parameter Symbol Min. Typesch Max. Eenheet Case Betribssystemer Temperatur TC 0 +70 °C Fourniture Volt VCCT, R +3,13 3,3 +3,47 V Fourniture Strom ICC 1100 1500 mA Muecht Dissipatioun PD 5 W • Elektresch Charakteristiken (TOP = 0 ze 70 ° C, VCC = 3,413 Volts = 3,413 Parameter Symbol Min Typ Max Eenheet Note Data Taux pro Kanal - 25,78125 Gbps 27,9525 Stromverbrauch - 2,7 3,5 W Versuergung Strom Icc 0,8 1 A Kontroll I/O Spannung-Héich VIH 2,0 Vcc V Kontroll I/O Spannung-Niddereg VIL 0 0,7 V Inter-Kanal 35 Dual-Kanal Skew 10 eis RESETL De-assert Zäit 100 ms Power On Time 100 ms Sender Single Ended Output Volt Toleranz 0,3 Vcc V 1 Gemeinsam Modus Spannung Toleranz 15 mV Iwwerdroung Input Diff Volt VI 150 1200 mV Iwwerdroung Input Diff Impedanz ZIN 85 100 Dependen 115 DD UI 3 Daten. Receiver Single Ended Output Volt Tolerance 0,3 4 V Rx Output Diff Volt Vo 370 600 950 mV Rx Output Rise and Fall Volt Tr/Tf 35 ps 1 Total Jitter TJ 0,3 UI Note: 20~80% • Optical Parameters(TOP = 0 to 70 °C , VCC = 3,0 bis 3,6 Volt) Parameter Symbol Min Typ Max Eenheet Ref. Sender Wavelength Assignment L0 1264.5 1271 1277.5 nm L1 1284.5 1291 1297.5 nm L2 1304.5 1311 1317.5 nm L3 1324.5 1375 1375 nm SMSR 30 - - dB Total Duerchschnëtt Startkraaft PT -6 - 6,5 dBm Duerchschnëtt Startkraaft, all Spuer -6 - 2,5 dBm Ënnerscheed am Startkraaft tëscht all zwou Bunnen (OMA) - - 3,5 dB TDP, all Spuer TDP 2,2 dB Ausstierungsverhältnis ER 4 - - dB Sender Eye Mask Definitioun {X1, X2, X3, Y1, Y2, Y3} {0.25, 0.4, 0.45, 0.25, 0.28, 0.4} Optesch Retourverloscht Toleranz - - 20 dB Duerchschnëtt Start Power OFF Sender, all Lane Poff -30 dBm Relativ Intensitéit Kaméidi Rin -128 1 Optesch Retour Verloscht Toleranz - - 12 dB Empfänger Schued Schwell THd 3,3 dBm 1 Duerchschnëtts Kraaft um Empfängerinput, all Lane R -13,0 0 dBm RSSI Genauegkeet -2 2 dB Empfängerreflektioun Rrx -26 dB Empfängerkraaft (OMA), all Lane - - 3,5 dBm LOS DeSD-Assert LOS DeSD -15 dBm LOS Assert LOSA -25 dBm LOS Hysteresis LOSH 0,5 dB Note 12dB Reflexioun • Diagnostice Iwwerwachung Interface Digital Diagnostice Iwwerwachung Funktioun ass op all QSFP28 LR4 sinn. A 2-Drot Serien Interface gëtt Benotzer Kontakt mat Modul. D'Struktur vun der Erënnerung gëtt a fléissend gewisen. De Gedächtnisraum ass arrangéiert an eng ënnescht, eenzeg Säit, Adressraum vun 128 Bytes a méi iewescht Adressraum Säiten. Dës Struktur erlaabt fristgerecht Zougang zu Adressen op der ënneschter Säit, sou wéi Interrupt Flags a Monitore. Manner Zäit kritesch Zäit Entréen, wéi Serien ID Informatiounen a Schwellen Astellungen, sinn mat der Page Select Funktioun verfügbar. D'Interface Adress benotzt ass A0xh a gëtt haaptsächlech fir Zäitkritesch Daten wéi Ënnerbriechungshandhabung benotzt fir eng eemoleg Liesung fir all Daten am Zesummenhang mat enger Ënnerbriechungssituatioun z'erméiglechen. No engem Ënnerbriechung, IntL ass behaapt ginn, kann de Host de Fändelfeld ausliesen fir de betraffene Kanal an den Typ vu Fändel ze bestëmmen. Page02 ass User EEPROM a säi Format vum Benotzer entscheet. D'Detail Beschreiwung vun niddereg Erënnerung an page00.page03 ieweschte Erënnerung weg gesinn SFF-8436 Dokument. • Timing fir Soft Kontroll- a Statusfunktiounen Parameter Symbol Max Eenheetsbedéngungen Initialiséierungszäit t_init 2000 ms Zäit vum Stroum on1, Hot Plug oder Rising Rand of Reset bis de Modul voll funktionell ass2 Reset Init Assert Time t_reset_init 2 μs A Reset gëtt duerch eng niddereg generéiert Niveau méi laang wéi de Minimum zréckgesat Pulszäit präsent um ResetL Pin. Serial Bus Hardware Ready Time t_serial 2000 ms Zäit vum Stroum on1 bis Modul reagéiert op Datenübertragung iwwer den 2-Drot Serien Bus Monitor Data ReadyTime t_data 2000 ms Zäit vum Power on1 bis Daten net prett, Bit 0 vum Byte 2, deassertéiert an IntL behaapt Reset Assert Time t_reset 2000 ms Zäit vum Rising Rand op der ResetL Pin bis Modul ass voll funktionell2 LPMode Assert Zäit ton_LPMode 100 μs Zäit vun der Behaaptung vum LPMode (Vin:LPMode =Vih) bis de Modul Stroumverbrauch entsteet nidderegen Power Level IntL Assert Time ton_IntL 200 ms Zäit vum Optriede vun engem Zoustand, deen IntL ausléist bis Vout:IntL = Vol Deassert Time toff_IntL 500 μs toff_IntL 500 μs Zäit vun kloer op read3 Operatioun vun assoziéiert Fändel bis Vout: IntL = Voh. Dëst beinhalt deassert mol fir Rx LOS, Tx Fault an aner Fändel Bits. Rx LOS Assert Zäit ton_los 100 ms Zäit vum Rx LOS Staat zu Rx LOS Bit Set an IntL behaapt Fändel Assert Zäit ton_flag 200 ms Zäit vum Optriede vum Zoustand ausléisende Fändel bis assoziéiert Fändel Bit Set an IntL behaapt Mask Assert Zäit ton_mask 100 ms Zäit vun der Mask bit set4 bis assoziéiert IntL Behaaptung inhibited Mask De-assert Time toff_mask 100 ms Zäit vum Mask bit geläscht4 bis verbonne IntlL Operatioun erëm ModSelL Assert Zäit ton_ModSelL 100 μs Zäit vun Behaaptung vun ModSelL bis Modul reagéiert op Daten Transmissioun iwwer den 2-Drot Serien Bus ModSelL Deassert Zäit toff_ModSelL vun ModSelL 100 Zäit vum ModSelL 100 Modul äntwert net zu Datenübertragung iwwer den 2-Drot Serienbus Power_over-ride orPower-set Assert Time ton_Pdown 100 ms Zäit vum P_Down Bit Set 4 bis de Modul Stroumverbrauch entsteet nidderegen Power Level Power_over-ride oder Power-set De-assert Time toff_Pdown 300 ms Zäit vum P_Down bit geläscht4 bis de Modul voll funktionell ass3 Notiz: 1. Power on ass definéiert als den Instant wann Versuergungsspannungen erreechen a bleiwen um oder iwwer dem Minimum spezifizéierte Wäert. 2. Ganz funktionell definéiert als IntL behaapt wéinst Daten net prett bëssen, bëssen 0 Byte 2 de-behaapt. 3. Mooss vun falen Auer Rand no stoppen bëssen vun liesen Transaktioun. 4. Mooss vun falen Auer Rand no stoppen bëssen vun schreiwen Transaktioun. • Transceiver Block Diagram • Pin Assignment Diagram vun Host Board Connector Block Pin Zuelen an Nam • Pin Beschreiwung Pin Logik Symbol Numm / Beschreiwung Ref. 1 GND Ground 1 2 CML-I Tx2n Sender Inverted Data Input 3 CML-I Tx2p Sender Non-Inverted Data Output 4 GND Ground 1 5 CML-I Tx4n Sender Inverted Data Output 6 CML-I Tx4p Sender Non-Inverted Data Output Buedem 1 8 LVTTL-I ModSelL Modul Select 9 LVTTL-I ResetL Module Reset 10 VccRx +3.3V Power Supply Receiver 2 11 LVCMOS-I/O SCL 2-Wire Serial Interface Clock 12 LVCMOS-I/O SDA 2-Wire Serial Interface Data 13 GND Ground 1 14 CML -O Rx3p Empfänger Inverted Data Output 15 CML-O Rx3n Receiver Non-Inverted Data Output 16 GND Ground 1 17 CML-O Rx1p Receiver Inverted Data Output 18 CML-O Rx1n Receiver Non-Inverted Data Output 19 GND Ground 1 20 GND Ground 1 Rx21 Inverted Data Receiver Ausgang 22 CML-O Rx2p Receiver Non-Inverted Data Output 23 GND Ground 1 24 CML-O Rx4n Receiver Inverted Data Output 25 CML-O Rx4p Receiver Non-Inverted Data Output 26 GND Ground 1 27 LVTTL-O ModPrsL LVTT Interrupt-Lx 9 In +3.3V Stroumversuergung Sender 2 30 Vcc1 +3.3V Stroumversuergung 2 31 LVTTL-I LPMode Low Power Modus 32 GND Buedem 1 33 CML-I Tx3p Sender Invertéiert Datenausgang 34 CML-I Tx3n Sender Non-Invertéiert GND Ausgang G 1 36 CML-I Tx1p Sender Inverted Data Output 37 CML-I Tx1n Sender Non-Inverted Data Output 38 GND Ground 1 Notizen: GND ass d'Symbol fir eenzel a Versuergung (Kraaft) gemeinsam fir QSFP28 Moduler, All si gemeinsam am QSFP28 Modul an all Modulspannunge ginn referenzéiert zu dësem Potential soss bemierkt. Connect dës direkt un der Gaascht Verwaltungsrot Signal gemeinsam Buedem Fliger. Laser Output behënnert op TDIS> 2.0V oder oppen, aktivéiert op TDIS
Ufro
Detail
























