4E1-1FE Interface Konverter JHA-CE4F1 Iwwersiicht Dësen Interface Konverter baséiert op FPGA, benotzt ëmgedréit Richtung Multiplexing Technologie fir Multiple E1 Circuits ze bündelen fir d'Ethernet Daten vun 4Channel 100BASE-TX ze vermëttelen. Et kann 1 ~ 4 E1 Kanal realiséieren fir tëscht Ethernet opteschen Interface ze konvertéieren. Dësen Apparat kann den Transceiver Signalpunkt iwwerdroen fir op Ethernet optesch Interface ze weisen fir E1 Kanäl mat Ethernet opteschen Interface ze verbannen. Am Géigesaz zu der allgemenger Fernnetzbréck, kann dësen Apparat 1-4Channel E1 Kanal Konfiguratioun ënnerstëtzen, kann automatesch d'Zuel vun E1 entdecken a wielt déi verfügbar E1. Et erlaabt E1 Linnen Transmissioun Zäit Verspéidung Ënnerscheed. Produkt Foto Mini Typ 19 Zoll 1U Typ Fonctiounen Baséiert op Self-Copyright IC Fir Ethernet Daten transparent Transmissioun an 1-4E1 Kreesleef z'erreechen Kann d'lokal an de Fernapparat zrécksetzen Ethernet Interface ass 100BASE-FX, ënnerstëtzen VLAN Protokoll Inter-set dynamesch Ethernet MAC Adress (4.096) mat lokaler Dateframe Filterfunktioun Single Channel Linnen Taux ass 1984Kbit / s, 4Channel Bandwidth ass bis zu 7936Kbit / s Ënnerstëtzung all Set vun Ethernet Aarbecht Modus CRC automatesch Alarm Schwelle kann ageriicht ginn déi schlecht Qualitéit Transmissioun Linnen ze isoléieren an eng eenzeg Richtung ofgeschnidden. Wann 2M Branche Circuit eng Richtung Feeler Taux Schwell iwwerschratt, Ofschneiden dës Richtung déi aner Richtung ass net betraff; dat ass ze soen, souwuel vun der Ethernet Richtung Transmissioun kann asymmetric ginn Erlaabt 4Channel E1 Transmissioun Zäit Verspéidung Ënnerscheed 100ms. Wann de Spillraum iwwerschratt der erlaabt Beräich, de System kann automatesch op der E1 stoppen dass Zäit Verspéidung ze grouss ass fir e schécken Daten E1 Interface konform mat ITU-T G.703, G.704 an G.823, Ënnerstëtzung net de Gebrauch vun Signal timeslot E1 Interface Modul mat Inter-Set Auer Erhuelung Circuit an HDB3 Code Circuit Ënnerstëtzung E1 Kanal Hot-Plug am Apparat, an automatesch detektéieren der effikass Kanal a wäert net Ënnerbriechung Daten Transmissioun Kann Ënnerstëtzung 1-4Channel E1 Kanal Konfiguratioun, kann automatesch d'Zuel vun E1 entdecken a wielt der E1 verfügbar; Parameteren ♦ E1 Interface Interface Standard: konform mat Protokoll G.703; Interface Rate: n*64Kbps±50ppm; Interface Code: HDB3; E1 Impedanz: 75Ω (Ongläichgewiicht), 120Ω (Gläichgewiicht); Jitter Toleranz: Am Aklang mam Protokoll G.742 an G.823 Erlaabt Attenuatioun: 0 ~ 6dBm ♦ Ethernet Interface (100/100M) Interface Taux: 10/100 Mbps, hallef / voll Duplex Auto-Verhandlunge Interface Standard: Kompatibel mat IEEE 802. , IEEE 802.1Q (VLAN) MAC Adress Kapazitéit: 4096 Connector: RJ45, Ënnerstëtzung Auto-MDIX ♦ Aarbechtsëmfeld Aarbechtstemperatur: -10°C ~ 50°C Aarbechtsfiichtegkeet: 5%~95% (keng Kondensatioun) Lagertemperatur: -40°C ~ 80°C Lagerfiichtegkeet : 5%~95% (keng Kondensatioun) Spezifikatioune Model Model Number: JHA-CE4F1 Funktionsbeschreiwung 4E1/1FE Interface Konverter Port Beschreiwung 4* E1 Interface；1 *FE Interface Stroumversuergung: AC180V ~ 260V；DC –48V；DC +24V;AC110VStromverbrauch: ≤10W Dimensioun Produktgréisst: 216X140XDX31mm) Gewiicht Typ 140XDX31mm Léisung 1 Typesch Léisung 2

Fonctiounen: ◊ 4 Bunnen MUX / DEMUX Design ◊ Integréiert LAN WDM TOSA / ROSA fir bis zu 10 km Erreeche iwwer SMF28 ◊ Ënnerstëtzung 100GBASE-LR4 fir Zeilrate vun 103.125Gbps an OTU4 fir Zeilrate vun 111.81Gbps1 Bandbreed 111.81Gbps 0 Bandbreed 0 ◊ Duplex LC Connector ◊ Compatible with IEEE 802.3-2012 Clause 88 Standard IEEE 802.3bm CAUI-4 Chip to Modul Electric Standard ITU-T G.959.1-2012-02 Standard · ◊ Single +3.3V Power Supply Operating ◊ Diagnosefunktiounen ◊ Temperaturbereich 0°C bis 70 ° C ◊ RoHS kompatibel Deel Uwendungen: ◊ Local Area Network (LAN) ◊ Wide Area Network (WAN) ◊ Ethernet Schalter a Router Uwendungen Beschreiwung: De JHAQ28C10 ass e Transceiver Modul fir 10km optesch Kommunikatiounsapplikatiounen entworf. Den Design entsprécht 100GbASE-LR4 vum IEEE 802.3-2012 Klausel 88 Standard IEEE 802.3bm CAUI-4 Chip zum Modul elektresche Standard ITU-T G.959.1-2012-02 Standard. De Modul konvertéiert 4 Input Channels (ch) vun 25,78 Gbps bis 27,95 Gbps elektresch Daten op 4 Bunnen optesch Signaler, a multiplexéiert se an een eenzege Kanal fir 100Gb / s optesch Iwwerdroung. Ëmgekéiert, op der Empfängersäit, de-multiplexéiert de Modul optesch en 100Gb / s Input an 4 Spuren Signaler, a konvertéiert se op 4 Bunnen Ausgangs elektresch Daten. Déi zentral Wellelängte vun de 4 Bunnen sinn 1296 nm, 1300 nm, 1305 nm an 1309 nm. Et enthält en Duplex LC Connector fir den opteschen Interface an en 38-Pin Connector fir den elektresche Interface. Fir d'optesch Dispersioun am Laangstrecksystem ze minimiséieren, muss Single-Modus Faser (SMF) an dësem Modul applizéiert ginn. D'Produkt ass entwéckelt mat Formfaktor, opteschen / elektresche Verbindung an digitaler diagnostescher Interface no dem QSFP28 Multi-Source Agreement (MSA). Et ass entworf fir déi härteste externe Betribsbedéngungen ze treffen, dorënner Temperatur, Fiichtegkeet an EMI Interferenz. De Modul funktionnéiert vun enger eenzeger +3.3V Energieversuergung an LVCMOS / LVTTL global Kontrollsignaler wéi Modul Present, Reset, Interrupt a Low Power Mode si mat de Moduler verfügbar. Eng 2-Drot Serien Interface ass verfügbar fir méi komplex Kontrollsignaler ze schécken an ze kréien an digital Diagnosinformatioun ze kréien. Eenzel Kanäl kënnen adresséiert ginn an onbenotzt Kanäl kënne fir maximal Designflexibilitéit zougemaach ginn. De JHAQ28C10 ass entworf mat Formfaktor, opteschen / elektresche Verbindung an digitaler diagnostescher Interface no dem QSFP28 Multi-Source Agreement (MSA). Et ass entworf fir déi härteste externe Betribsbedéngungen ze treffen, dorënner Temperatur, Fiichtegkeet an EMI Interferenz. De Modul bitt ganz héich Funktionalitéit a Feature Integratioun, zougänglech iwwer eng Zwee-Drot Serien Interface. • Absolut Maximum Bewäertungen Parameter Symbol Min. Typesch Max. Eenheet Stockage Temperatur TS -40 +85 ° C Fourniture Volt VCCT, R -0,5 4 V Relativ Fiichtegkeet RH 0 85% • Recommandéiert Betribssystemer Ëmfeld: Parameter Symbol Min. Typesch Max. Eenheet Case Betribssystemer Temperatur TC 0 +70 °C Fourniture Volt VCCT, R +3,13 3,3 +3,47 V Fourniture Strom ICC 1100 1500 mA Muecht Dissipatioun PD 5 W • Elektresch Charakteristiken (TOP = 0 ze 70 ° C, VCC = 3,413 Volts = 3,413 Parameter Symbol Min Typ Max Eenheet Note Data Taux pro Kanal - 25,78125 Gbps 27,9525 Stromverbrauch - 3,6 5 W Versuergung Strom Icc 1,1 1,5 A Kontroll I/O Spannung-Héich VIH 2,0 Vcc V Kontroll I/O Spannung-Niddereg VIL 0 0,7 V Inter-Kanal 35 Dual-Kanal Skew 10 eis RESETL De-assert Zäit 100 ms Power On Time 100 ms Sender Single Ended Output Volt Toleranz 0,3 Vcc V 1 Gemeinsam Modus Spannung Toleranz 15 mV Iwwerdroung Input Diff Volt VI 150 1200 mV Iwwerdroung Input Diff Impedanz ZIN 85 100 Dependen 115 DD UI 3 Daten. Receiver Single Ended Output Volt Tolerance 0,3 4 V Rx Output Diff Volt Vo 370 600 950 mV Rx Output Rise and Fall Volt Tr/Tf 35 ps 1 Total Jitter TJ 0,3 UI Note: 20~80% • Optical Parameters(TOP = 0 to 70 °C , VCC = 3,0 bis 3,6 Volt) Parameter Symbol Min Typ Max Eenheet Ref. Sender Wellelängt Assignment L0 1294.53 1295.56 1296.59 nm L1 1299.02 1300.05 1301.09 nm L2 1303.54 1304.58 1305.33 1308 1308 nm. 1310,19 nm Side-Modus Ënnerdréckungsverhältnis SMSR 30 - - dB Total Duerchschnëtt Startkraaft PT -4 - 8,3 dBm Duerchschnëtt Startkraaft, all Spuer -4 - 4,5 dBm Ënnerscheed am Startkraaft tëscht all zwou Bunnen (OMA) - - 6,5 dB Optesch Modulatioun Amplitude, all Lane OMA -4 4,5 dBm Start Kraaft an OMA minus Sender an Dispersioun Penalty (TDP), all Spuer -4.8 - dBm TDP, all Spuer TDP 2.2 dB Ausstierwen Ratio ER 4 - - dB Sender Eye Mask Definitioun {X1, X2, X3, Y1, Y2, Y3} { 0,25, 0,4, 0,45, 0,25, 0,28, 0,4} Optesch Retour Verloscht Toleranz - - 20 dB Duerchschnëtt Start Power OFF Sender, all Lane Poff -30 dBm Relativ Intensitéit Kaméidi Rin -128 dB/HZ 1 Optesch Retour Verloscht Toleranz - - 12 dB Empfänger Schued Schwell THd 3,3 dBm Kraaft bei Empfänger Input, all Lane R -10,6 0 dBm RSSI Genauegkeet -2 2 dB Receiver Reflexioun Rrx -26 dB Receiver Power (OMA), all Lane - - 3,5 dBm LOS De-Assert LOSD -15 dBm LOS behaapten LOSA -25 dBm LOS Hysteresis LOSH Reflektioun 125 dB Reflektioun 0. • Diagnostic Iwwerwachung Interface Digital Diagnostice Iwwerwaachungsfunktioun ass op all QSFP28 LR4 verfügbar. A 2-Drot Serien Interface gëtt Benotzer Kontakt mat Modul. D'Struktur vun der Erënnerung gëtt a fléissend gewisen. De Gedächtnisraum ass arrangéiert an eng ënnescht, eenzeg Säit, Adressraum vun 128 Bytes a méi iewescht Adressraum Säiten. Dës Struktur erlaabt fristgerecht Zougang zu Adressen op der ënneschter Säit, sou wéi Interrupt Flags a Monitore. Manner Zäit kritesch Zäit Entréen, wéi Serien ID Informatiounen a Schwellen Astellungen, sinn mat der Page Select Funktioun verfügbar. D'Interface Adress benotzt ass A0xh a gëtt haaptsächlech fir Zäitkritesch Daten wéi Ënnerbriechungshandhabung benotzt fir eng eemoleg Liesung fir all Daten am Zesummenhang mat enger Ënnerbriechungssituatioun z'erméiglechen. No engem Ënnerbriechung, IntL ass behaapt ginn, kann de Host de Fändelfeld ausliesen fir de betraffene Kanal an den Typ vu Fändel ze bestëmmen. Page02 ass User EEPROM a säi Format vum Benotzer entscheet. D'Detail Beschreiwung vun niddereg Erënnerung an page00.page03 ieweschte Erënnerung weg gesinn SFF-8436 Dokument. • Timing fir Soft Kontroll- a Statusfunktiounen Parameter Symbol Max Eenheetsbedéngungen Initialiséierungszäit t_init 2000 ms Zäit vum Stroum on1, Hot Plug oder Rising Rand of Reset bis de Modul voll funktionell ass2 Reset Init Assert Time t_reset_init 2 μs A Reset gëtt duerch eng niddereg generéiert Niveau méi laang wéi de Minimum zréckgesat Pulszäit präsent um ResetL Pin. Serial Bus Hardware Ready Time t_serial 2000 ms Zäit vum Stroum on1 bis Modul reagéiert op Datenübertragung iwwer den 2-Drot Serien Bus Monitor Data ReadyTime t_data 2000 ms Zäit vum Power on1 bis Daten net prett, Bit 0 vum Byte 2, deassertéiert an IntL behaapt Reset Assert Time t_reset 2000 ms Zäit vum Rising Rand op der ResetL Pin bis Modul ass voll funktionell2 LPMode Assert Zäit ton_LPMode 100 μs Zäit vun der Behaaptung vum LPMode (Vin:LPMode =Vih) bis de Modul Stroumverbrauch entsteet nidderegen Power Level IntL Assert Time ton_IntL 200 ms Zäit vum Optriede vun engem Zoustand, deen IntL ausléist bis Vout:IntL = Vol Deassert Time toff_IntL 500 μs toff_IntL 500 μs Zäit vun kloer op read3 Operatioun vun assoziéiert Fändel bis Vout: IntL = Voh. Dëst beinhalt deassert mol fir Rx LOS, Tx Fault an aner Fändel Bits. Rx LOS Assert Zäit ton_los 100 ms Zäit vum Rx LOS Staat zu Rx LOS Bit Set an IntL behaapt Fändel Assert Zäit ton_flag 200 ms Zäit vum Optriede vum Zoustand ausléisende Fändel bis assoziéiert Fändel Bit Set an IntL behaapt Mask Assert Zäit ton_mask 100 ms Zäit vun der Mask bit set4 bis assoziéiert IntL Behaaptung inhibited Mask De-assert Time toff_mask 100 ms Zäit vum Mask bit geläscht4 bis verbonne IntlL Operatioun erëm ModSelL Assert Zäit ton_ModSelL 100 μs Zäit vun Behaaptung vun ModSelL bis Modul reagéiert op Daten Transmissioun iwwer den 2-Drot Serien Bus ModSelL Deassert Zäit toff_ModSelL vun ModSelL 100 Zäit vum ModSelL 100 Modul äntwert net zu Datenübertragung iwwer den 2-Drot Serienbus Power_over-ride orPower-set Assert Time ton_Pdown 100 ms Zäit vum P_Down Bit Set 4 bis de Modul Stroumverbrauch entsteet nidderegen Power Level Power_over-ride oder Power-set De-assert Time toff_Pdown 300 ms Zäit vum P_Down bit geläscht4 bis de Modul voll funktionell ass3 Notiz： 1. Power on ass definéiert als den Instant wann Versuergungsspannungen erreechen a bleiwen um oder iwwer dem Minimum spezifizéierte Wäert. 2. Ganz funktionell definéiert als IntL behaapt wéinst Daten net prett bëssen, bëssen 0 Byte 2 de-behaapt. 3. Mooss vun falen Auer Rand no stoppen bëssen vun liesen Transaktioun. 4. Mooss vun falen Auer Rand no stoppen bëssen vun schreiwen Transaktioun. • Transceiver Block Diagram • Pin Assignment Diagram vun Host Board Connector Block Pin Zuelen an Numm • Pin Beschreiwung Pin Logik Symbol Numm / Beschreiwung Ref. 1 GND Ground 1 2 CML-I Tx2n Sender Inverted Data Input 3 CML-I Tx2p Sender Non-Inverted Data Output 4 GND Ground 1 5 CML-I Tx4n Sender Inverted Data Output 6 CML-I Tx4p Sender Non-Inverted Data Output Buedem 1 8 LVTTL-I ModSelL Modul Select 9 LVTTL-I ResetL Module Reset 10 VccRx +3.3V Power Supply Receiver 2 11 LVCMOS-I/O SCL 2-Wire Serial Interface Clock 12 LVCMOS-I/O SDA 2-Wire Serial Interface Data 13 GND Ground 1 14 CML -O Rx3p Empfänger Inverted Data Output 15 CML-O Rx3n Receiver Non-Inverted Data Output 16 GND Ground 1 17 CML-O Rx1p Receiver Inverted Data Output 18 CML-O Rx1n Receiver Non-Inverted Data Output 19 GND Ground 1 20 GND Ground 1 Rx21 Inverted Data Receiver Ausgang 22 CML-O Rx2p Receiver Non-Inverted Data Output 23 GND Ground 1 24 CML-O Rx4n Receiver Inverted Data Output 25 CML-O Rx4p Receiver Non-Inverted Data Output 26 GND Ground 1 27 LVTTL-O ModPrsL LVTT Interrupt-Lx 9 In +3.3V Stroumversuergung Sender 2 30 Vcc1 +3.3V Stroumversuergung 2 31 LVTTL-I LPMode Low Power Modus 32 GND Buedem 1 33 CML-I Tx3p Sender Invertéiert Datenausgang 34 CML-I Tx3n Sender Non-Invertéiert GND Ausgang G 1 36 CML-I Tx1p Sender Inverted Data Output 37 CML-I Tx1n Sender Non-Inverted Data Output 38 GND Ground 1 Notizen: GND ass d'Symbol fir eenzel a Versuergung (Kraaft) gemeinsam fir QSFP28 Moduler, All si gemeinsam am QSFP28 Modul an all Modulspannunge ginn referenzéiert zu dësem Potential soss bemierkt. Connect dës direkt un der Gaascht Verwaltungsrot Signal gemeinsam Buedem Fliger. Laser Output behënnert op TDIS> 2.0V oder oppen, aktivéiert op TDIS