Framed E1-RS530 Interface Converter JHA-CE1fR530 Iwwersiicht Dëst Protokoll Converter stellt eng E1 Schnëttplazen an eng RS530 Interface erlaabt Kader E1 ze RS530 Interface Konversioun tëscht E1 Taux Konversioun an Slot Extraktioun Funktiounen. Framed Modus, kann de Benotzer d'E1 Zäit Plaze Extrait n * 64K (n≤31) Daten Kanal; unframed Modus, kann de Benotzer den Datekanalrate vun 2.048Mbps benotzen. Built-Loop Testausrüstungsfäegkeeten fir d'Ouverture an d'routinéiert Ënnerhaltsaarbechten ze erliichteren. Produkt Foto Mini Typ Fonctiounen Baséiert op Self-Copyright IC Dir kënnt z'ënnerscheeden wann e stierwen Gasp oder Paus wann E1 E1 Transmissioun Tëschenzäit Signal verluer Wärend adaptiven 120Ω / Gläichgewiicht an 75Ω / Ongläichgewiicht Impedanz ënnerstëtzt, net néideg Astellunge System duerch rigoréis Testen ze maachen an praktesch Verifizéierung, voll konform mat EIA-530, ITU-T G.703, G.704 an aner Recommandatiounen; Et gëtt dräi Loopback Funktiounen: E1 lokal Loopback (ANA), RS530 Loopback (DIG), Bestellung Remote RS530 Loopback (REM); Pseudo-zoufälleg Code Test Funktioun, nämlech der Ouverture vun der Linn ze erliichteren, wann een mat 2M BERT DTE oder DCE Equipement Ënnerstëtzung an interconnection kommen kann; RS530 Interface ënnerstëtzt waarm Swap RS530 Auer Aarbecht ënnerstëtzt intern Auer, extern Auer an Linn Auer; Optional AC 220V, DC -48V, DC + 24V, DC Energieversuergung keng positiv an negativ Punkten Parameteren ♦ RS530 Interface Interface Taux: 2048Kbps Interface Charakter: Match EIA-530 Connector: DB25 männlech / weiblech (optional). Interface Typ: DCE Auer: G.703 erëmfënnt Auer, intern / RS530 extern Auer. ♦ E1 Interface Interface Standard: konform mam Protokoll G.703; Interface Rate: n*64Kbps±50ppm; Interface Code: HDB3; Impedanz: 75Ω (Ongläichgewiicht), 120Ω (Gläichgewiicht); Jitter Toleranz: Am Aklang mam Protokoll G.742 a G.823 Erlaabt Attenuatioun: 0~6dBm ♦ Aarbechtsëmfeld Aarbechtstemperatur: -10°C ~ 50°C Aarbechtsfiichtegkeet: 5%~95% (keng Kondensatioun) Lagertemperatur: - 40°C ~ 80°C Lagerfiichtegkeet: 5%~95% (keng Kondensatioun) Spezifikatioune Modell Modell Nummer: JHA-CE1fR530 Funktionell Beschreiwung encadréiert E1-RS530 (EIA-530) tëscht dem Interface Converter Port Beschreiwung One E1 Interface, One RS530 Schnëttplazen Energieversuergung: AC180V ~ 260V；DC –48V；DC +24V Stroumverbrauch: ≤10WDize Gréisst: 216 x 140 x 31 mm (WXDXH)Gewiicht1.8KG Applikatioun Typesch Léisung 1 Typesch Léisung 2

Fonctiounen: 1). Ënnerstëtzt 9.95 bis 11.3Gb/s Bitraten 2). Hot-pluggable 3). Duplex LC Connector 4). 1550nm gekillte EML Sender, PIN Fotodetektor 5). SMF Links bis zu 40 km 6). 2-Drot Interface fir Gestioun Spezifikatioune konform mat SFF 8472 digital Diagnostice Iwwerwachung Interface 7). Stroumversuergung: +3.3V 8). Stroumverbrauch 4.5Gb / s; wann niddereg, Input Daten Taux 4.5Gb / s; wann niddereg, Input Daten Taux 1000 V) Elektrostatesch Entladung (ESD) an den Duplex LC Behälter IEC 61000-4-2GR-1089-CORE Kompatibel mat Normen Electromagnetic Interferences FEMI Deel 15 Klass BEN55022 Klasse B (CISPR 22B)VCCI Klasse B Kompatibel mat Normen Laser Eye Safety FDA 21CFR 1040.10 an 1040.11EN60950, EN (IEC) 60825-1,2 Kompatibel mat Klass 1 Laserprodukt. • Recommandéiert Circuit Recommandéiert Host Board Power Supply Circuit Recommandéiert High-Speed ​​Interface Circuit • Mechanesch Dimensiounen JHA behält sech d'Recht fir Ännerungen an de Produkter oder Informatioun ze maachen ouni Préavis. Keng Haftung gëtt ugeholl als Resultat vun hirer Notzung oder Uwendung. Keng Rechter ënner engem Patent begleeden de Verkaf vun esou Produkter oder Informatioun. Verëffentlecht vum Shenzhen JHA Technology Co., Ltd Copyright © Shenzhen JHA Technology Co., Ltd. All Rechter reservéiert

Fonctiounen: ◊ 4 CWDM Bunnen MUX/DEMUX Design ◊ Bis zu 11,2 Gbps pro Kanal Bandbreedung ◊ Aggregat Bandbreed vun > 40 Gbps ◊ Duplex LC Connector ◊ Kompatibel mat 40G Ethernet IEEE802.3ba◊ ◊ Standard IEEE802.3ba◊ 40GBASE-kompatibel M APD Fotodetektor ◊ Bis zu 40 km Iwwerdroung ◊ Kompatibel mat QDR / DDR Infiniband Datenraten ◊ Eenzel +3.3V Stroumversuergung funktionnéiert ◊ Built-in digital Diagnosefunktiounen ◊ Temperaturbereich 0 ° C bis 70 ° C ◊ RoHS kompatibel Deel Uwendungen: ◊ Rack zu Rack ◊ Datenzenter Schalter a Router ◊ Metro Netzwierker ◊ Schalter a Router ◊ 40G BASE-ER4 Ethernet Links Beschreiwung: De JHA-QC40 ass e Transceiver Modul entworf fir 40km optesch Kommunikatioun Uwendungen. Den Design entsprécht 40GBASE-ER4 vum IEEE P802.3ba Standard. De Modul konvertéiert 4 Input Channels (ch) vun 10Gb / s elektresch Daten op 4 CWDM optesch Signaler, a multiplexéiert se an een eenzege Kanal fir 40Gb / s optesch Iwwerdroung. Ëmgekéiert, op der Empfänger Säit, de-multiplexéiert de Modul optesch e 40Gb / s Input an 4 CWDM Channels Signaler, a konvertéiert se op 4 Kanal Output elektresch Daten. Déi zentral Wellelängte vun de 4 CWDM Kanäl sinn 1271, 1291, 1311 an 1331 nm als Membere vum CWDM Wellelängtnetz definéiert am ITU-T G694.2. Et enthält en Duplex LC Connector fir den opteschen Interface an en 38-Pin Connector fir den elektresche Interface. Fir d'optesch Dispersioun am Laangstrecksystem ze minimiséieren, muss Single-Modus Faser (SMF) an dësem Modul applizéiert ginn. D'Produkt ass entwéckelt mat Formfaktor, opteschen / elektresche Verbindung an digitaler diagnostescher Interface no dem QSFP Multi-Source Agreement (MSA). Et ass entworf fir déi härteste externe Betribsbedéngungen ze treffen, dorënner Temperatur, Fiichtegkeet an EMI Interferenz. De Modul funktionnéiert vun enger eenzeger +3.3V Energieversuergung an LVCMOS / LVTTL global Kontrollsignaler wéi Modul Present, Reset, Interrupt a Low Power Mode si mat de Moduler verfügbar. Eng 2-Drot Serien Interface ass verfügbar fir méi komplex Kontrollsignaler ze schécken an ze kréien an digital Diagnosinformatioun ze kréien. Eenzel Kanäl kënnen adresséiert ginn an onbenotzt Kanäl kënne fir maximal Designflexibilitéit zougemaach ginn. De JHA-QC40 ass entworf mat Formfaktor, opteschen / elektresche Verbindung an digitaler diagnostescher Interface no dem QSFP Multi-Source Agreement (MSA). Et ass entworf fir déi härteste externe Betribsbedéngungen ze treffen, dorënner Temperatur, Fiichtegkeet an EMI Interferenz. De Modul bitt ganz héich Funktionalitéit a Feature Integratioun, zougänglech iwwer eng Zwee-Drot Serien Interface. • Absolut Maximum Bewäertungen Parameter Symbol Min. Typesch Max. Eenheet Stockage Temperatur TS -40 +85 ° C Fourniture Volt VCCT, R -0,5 4 V Relativ Fiichtegkeet RH 0 85% • Recommandéiert Betribssystemer Ëmfeld: Parameter Symbol Min. Typesch Max. Eenheet Case Betribssystemer Temperatur TC 0 +70 ° C Fourniture Volt VCCT, R +3,13 3,3 +3,47 V Fourniture aktuell ICC 1000 mA Power Dissipation PD 3,5 W • Elektresch Charakteristiken (TOP = 0 ze 70 ° C, VCC = 3,473 ze 3 Volts. Symbol Min Typ Max Eenheet Note Data Taux pro Kanal - 10,3125 11,2 Gbps Stromverbrauch - 2,5 3,5 W Versuergungsstroum Icc 0,75 1,0 A Kontroll I/O Spannung-Héich VIH 2,0 Vcc V Kontroll I/O Spannung-Niddereg VIL 0 0,7 V Inter-Kanal Skew P TSK 150 RESET 0 L RESET De-assert Zäit 100 ms Power On Time 100 ms Sender Single Ended Output Volt Toleranz 0,3 4 V 1 Gemeinsam Modus Spannung Toleranz 15 mV Iwwerdroung Input Diff Volt VI 150 1200 mV Iwwerdroung Input Diff Impedanz ZIN 85 100 115 Jitter Erausgoen 0 Single Recput 0 Donnéeën ofhängeg DDJ Ui. Spannungstoleranz 0,3 4 V Rx Ausgangsdif Spannung Vo 370 600 950 mV Rx Ausgangssteiger- a Fallspannung Tr/Tf 35 ps 1 Total Jitter TJ 0,3 UI Notiz: 20~80% • Optesch Parameteren (TOP = 0 bis 70 °C, VCC = 3,0 bis 3,6 Volt) Parameter Symbol Min Typ Max Eenheet Ref. Sender Wavelength Assignment L0 1264.5 1271 1277.5 nm L1 1284.5 1291 1297.5 nm L2 1304.5 1311 1317.5 nm L3 1324.5 1375 1375 nm SMSR 30 - - dB Total Duerchschnëtt Startkraaft PT - - 8,3 dBm Duerchschnëtt Startkraaft, all Spuer -3 - 5 dBm TDP, all Spuer TDP 2,3 dB Extinction Ratio ER 3,5 6,0 dB Sender Eye Mask Definitioun {X1, X2, X3, Y1 , Y2, Y3} {0.25, 0.4, 0,45; 3 dBm 1 Duerchschnëtt Kraaft um Empfängerinput, all Lane R -21 -6 dBm Empfang Elektresch 3 dB iewescht Ausschnëttsfrequenz, all Lane 12,3 GHz RSSI Genauegkeet -2 2 dB Empfängerreflektioun Rrx -26 dB Empfängerkraaft (OMA), all Lane - - 3,5 dBm Kritt elektresch 3 dB iewescht Cutoff Frequenz, all Lane 12,3 GHz LOS De-Assert LOSD -25 dBm LOS Affirméieren LOSA -35 dBm LOS Hysteresis LOSH 0,5 dB Note 12dB Reflexioun • Diagnostic Iwwerwachung Interface Digital Diagnostice Iwwerwachung Funktioun ass op all QSFP + ER4 sinn. A 2-Drot Serien Interface gëtt Benotzer Kontakt mat Modul. D'Struktur vun der Erënnerung gëtt a fléissend gewisen. De Gedächtnisraum ass arrangéiert an eng ënnescht, eenzeg Säit, Adressraum vun 128 Bytes a méi iewescht Adressraum Säiten. Dës Struktur erlaabt fristgerecht Zougang zu Adressen op der ënneschter Säit, sou wéi Interrupt Flags a Monitore. Manner Zäit kritesch Zäit Entréen, wéi Serien ID Informatiounen a Schwellen Astellungen, sinn mat der Page Select Funktioun verfügbar. D'Interface Adress benotzt ass A0xh a gëtt haaptsächlech fir Zäitkritesch Daten wéi Ënnerbriechungshandhabung benotzt fir eng eemoleg Liesung fir all Daten am Zesummenhang mat enger Ënnerbriechungssituatioun z'erméiglechen. No engem Ënnerbriechung, IntL ass behaapt ginn, kann de Host de Fändelfeld ausliesen fir de betraffene Kanal an den Typ vu Fändel ze bestëmmen. EEPROM Serial ID Erënnerung Inhalter (A0h) Donnéeën Adress Längt (Byte) Numm vun Längt Beschreiwung an Inhalter Basis ID Felder 128 1 Identifizéierer Identifikatioun Typ vun Serien Modul (D = QSFP +) 129 1 Ext. Identifizéierer Erweidert Identifizéierer vum Serial Modul (90=2.5W) 130 1 Connector Code vum Connector Typ (7=LC) 131-138 8 Spezifizéierungskonformitéitscode fir elektronesch Kompatibilitéit oder optesch Kompatibilitéit (40GBASE-LR4) 139 1 Kodéierungscode fir Serien Kodéierungsalgorithmus (5=64B66B) 140 1 BR, Nominell Nominell Bitrate, Eenheeten vun 100 MBits/s(6C=108) 141 1 Verlängert Tarifauswiel Konformitéitstags fir erweidert Geschwindegkeet Wielt Konformitéit 142 1 Längt(SMF) Linklängt ënnerstëtzt fir SMF-Faser a km (28=40KM) 143 1 Längt(OM3) 50um) Link Längt ënnerstëtzt fir EBW 50/125um Faser (OM3), Unitéiten vun 2m 144 1 Längt (OM2 50um) Link Längt ënnerstëtzt fir 50/125um Faser (OM2), Eenheeten vun 1m 145 1 Längt (OM1 62.5um) Link Längt ënnerstëtzt fir 62.5/125um Faser (OM1), Eenheeten vun 1m 146 1 Längt (Kupfer) Link Längt vu Kupfer oder aktive Kabel, vereenegt vun 1m Link Längt ënnerstëtzt fir 50/125um Léngen (OM4), Unitéiten vun 2m wann Byte 147 deklaréiert 850nm VCSEL wéi an Table 37 definéiert 147 1 Apparat Tech Apparat Technologie 148-163 16 Verkeefer Numm QSFP+ Verkeefer Numm: TIBTRONtIX (64d Modul Exendet 1 Exended 1 Exended 148 Modul) Modul Coden fir InfiniBand 165-167 3 Verkeefer OUI QSFP+ Verkeefer IEEE Firma ID (000840) 168-183 16 Verkeefer PN Part Number: JHA-QC40 (ASCII) 184-185 2 Verkeefer rev Revisiounsniveau fir Deelnummer geliwwert vum Verkeefer (ASCII) ) 186-187 2 Wellelängt oder Kupferkabel Dämpfung Nominell Laserwellelängt (Wellelängt = Wäert / 20 an nm) oder Kupferkabel Dämpfung an dB bei 2,5 GHz (Adrs 186) a 5,0 GHz (Adrs 187) (65A4 = 1301) 188-189 2 Wellelängtleranz vun Laser +/- Wäert) vun nominale Wellelängt. (Wellelängt Tol. = Wäert / 200 an nm) (1C84 = 36,5) 190 1 Max Fall Temp. Maxinum Fall Temperatur an Grad C (70) 191 1 CC_BASE Check Code fir Basis ID Felder (Adressen 128-190) Erweidert ID Felder 192-195 4 Optiounen Rate Select, TX Disable, Tx Fault, LOS, Warnindikatoren fir: Temperatur, VCC , RX, Muecht, TX Bias 196-211 16 Verkeefer SN Seriennummer geliwwert vum Verkeefer (ASCII) 212-219 8 Datum Code Verkeefer Hiersteller Datum Code 220 1 Diagnostic Iwwerwachung Typ Gëtt un déi Zorte vun Diagnostice Iwwerwachung ëmgesat ginn (wann iwwerhaapt) am Modul. Bit 1, 0 Reservéiert (8=Duerchschnëttskraaft) 221 1 Erweidert Optiounen Gëtt un wéi eng optional verbessert Features am Modul implementéiert sinn. 222 1 Reservéiert 223 1 CC_EXT Check Code fir déi erweidert ID Felder (Adressen 192-222) Verkeefer spezifesch ID Felder 224-255 32 Verkeefer spezifesch EEPROM • Timing fir Soft Kontroll a Status Funktiounen Parameter Symbol Max Eenheet Konditiounen Initialiséierung Zäit vun 20_init Muecht on1, Hot Plug oder Rising Rand vun Reset bis de Modul voll funktionell ass2 Reset Init Assert Time t_reset_init 2 μs E Reset gëtt generéiert vun engem nidderegen Niveau méi laang wéi d'Mindest zréckgesat Pulszäit, déi um ResetL Pin ass. Serial Bus Hardware Ready Time t_serial 2000 ms Zäit vum Stroum on1 bis Modul reagéiert op Datenübertragung iwwer den 2-Drot Serien Bus Monitor Data ReadyTime t_data 2000 ms Zäit vum Power on1 bis Daten net prett, Bit 0 vum Byte 2, deassertéiert an IntL behaapt Reset Assert Time t_reset 2000 ms Zäit vum Rising Rand op der ResetL Pin bis Modul ass voll funktionell2 LPMode Assert Zäit ton_LPMode 100 μs Zäit vun der Behaaptung vum LPMode (Vin:LPMode =Vih) bis de Modul Stroumverbrauch entsteet nidderegen Power Level IntL Assert Time ton_IntL 200 ms Zäit vum Optriede vun engem Zoustand, deen IntL ausléist bis Vout:IntL = Vol Deassert Time toff_IntL 500 μs toff_IntL 500 μs Zäit vun kloer op read3 Operatioun vun assoziéiert Fändel bis Vout: IntL = Voh. Dëst beinhalt deassert mol fir Rx LOS, Tx Fault an aner Fändel Bits. Rx LOS Assert Zäit ton_los 100 ms Zäit vum Rx LOS Staat zu Rx LOS Bit Set an IntL behaapt Fändel Assert Zäit ton_flag 200 ms Zäit vum Optriede vum Zoustand ausléisende Fändel bis assoziéiert Fändel Bit Set an IntL behaapt Mask Assert Zäit ton_mask 100 ms Zäit vun der Mask bit set4 bis assoziéiert IntL Behaaptung inhibited Mask De-assert Time toff_mask 100 ms Zäit vum Mask bit geläscht4 bis verbonne IntlL Operatioun erëm ModSelL Assert Zäit ton_ModSelL 100 μs Zäit vun Behaaptung vun ModSelL bis Modul reagéiert op Daten Transmissioun iwwer den 2-Drot Serien Bus ModSelL Deassert Zäit toff_ModSelL vun ModSelL 100 Zäit vum ModSelL 100 Modul äntwert net zu Datenübertragung iwwer den 2-Drot Serienbus Power_over-ride orPower-set Assert Time ton_Pdown 100 ms Zäit vum P_Down Bit Set 4 bis de Modul Stroumverbrauch entsteet nidderegen Power Level Power_over-ride oder Power-set De-assert Time toff_Pdown 300 ms Zäit vum P_Down bit geläscht4 bis de Modul voll funktionell ass3 Notiz： 1. Power on ass definéiert als den Instant wann Versuergungsspannungen erreechen a bleiwen um oder iwwer dem Minimum spezifizéierte Wäert. 2. Ganz funktionell definéiert als IntL behaapt wéinst Daten net prett bëssen, bëssen 0 Byte 2 de-behaapt. 3. Mooss vun falen Auer Rand no stoppen bëssen vun liesen Transaktioun. 4. Mooss vun falen Auer Rand no stoppen bëssen vun schreiwen Transaktioun. • Transceiver Block Diagram • Pin Assignment Diagram vun Host Board Connector Block Pin Zuelen an Numm • Pin Beschreiwung Pin Logik Symbol Numm / Beschreiwung Ref. 1 GND Ground 1 2 CML-I Tx2n Sender Inverted Data Input 3 CML-I Tx2p Sender Non-Inverted Data Output 4 GND Ground 1 5 CML-I Tx4n Sender Inverted Data Output 6 CML-I Tx4p Sender Non-Inverted Data Output Buedem 1 8 LVTTL-I ModSelL Modul Select 9 LVTTL-I ResetL Module Reset 10 VccRx +3.3V Power Supply Receiver 2 11 LVCMOS-I/O SCL 2-Wire Serial Interface Clock 12 LVCMOS-I/O SDA 2-Wire Serial Interface Data 13 GND Ground 1 14 CML -O Rx3p Empfänger Inverted Data Output 15 CML-O Rx3n Receiver Non-Inverted Data Output 16 GND Ground 1 17 CML-O Rx1p Receiver Inverted Data Output 18 CML-O Rx1n Receiver Non-Inverted Data Output 19 GND Ground 1 20 GND Ground 1 Rx21 Inverted Data Receiver Ausgang 22 CML-O Rx2p Receiver Non-Inverted Data Output 23 GND Ground 1 24 CML-O Rx4n Receiver Inverted Data Output 25 CML-O Rx4p Receiver Non-Inverted Data Output 26 GND Ground 1 27 LVTTL-O ModPrsL LVTT Interrupt-Lx 9 In +3.3V Stroumversuergung Sender 2 30 Vcc1 +3.3V Stroumversuergung 2 31 LVTTL-I LPMode Low Power Modus 32 GND Buedem 1 33 CML-I Tx3p Sender Invertéiert Datenausgang 34 CML-I Tx3n Sender Non-Invertéiert GND Ausgang G 1 36 CML-I Tx1p Sender Inverted Data Output 37 CML-I Tx1n Sender Non-Inverted Data Output 38 GND Ground 1 Notizen: GND ass d'Symbol fir eenzel a Versuergung (Kraaft) gemeinsam fir QSFP Moduler, All si gemeinsam am QSFP Modul an all Modulspannungen ginn referenzéiert zu dësem Potential soss bemierkt. Connect dës direkt un der Gaascht Verwaltungsrot Signal gemeinsam Buedem Fliger. Laser Output behënnert op TDIS> 2.0V oder oppen, aktivéiert op TDIS