ຄຸນນະສົມບັດ: ◊ 4 ເລນ MUX/DEMUX ການອອກແບບ ◊ LAN ປະສົມປະສານ WDM TOSA / ROSA ສໍາລັບເຖິງ 20 km ສາມາດບັນລຸໃນໄລຍະ SMF ◊ ຮອງຮັບ 100GBASE-LR4 ສໍາລັບອັດຕາສາຍຂອງ 103.125Gbps ແລະ OTU4 ສໍາລັບອັດຕາແຖບຂອງ 111.81Gbps ຂອງ Aggregate> 111.81Gbps 100Gbps ◊ Duplex LC connectors ◊ Compliant with IEEE 802.3-2012 Clause 88 standard IEEE 802.3bm chip CAUI-4 to module Electrical standard ITU-T G.959.1-2012-02 ມາດຕະຖານ · ◊ ການສະຫນອງພະລັງງານດຽວ Built ◊ +3.3V. ຟັງຊັນວິນິດໄສດິຈິຕອນ ◊ ຊ່ວງອຸນຫະພູມ 0°C ຫາ 70°C ◊ ພາກສ່ວນທີ່ສອດຄ່ອງກັບ RoHS ◊ ຮອງຮັບ FEC (ການແກ້ໄຂຄວາມຜິດພາດຕໍ່ຫນ້າ) ແອັບພລິເຄຊັນ: ◊ Local Area Network (LAN) ◊ Wide Area Network (WAN) ◊ Ethernet switches ແລະ router applications Description: The JHA-Q28C20 ເປັນໂມດູນ transceiver ອອກແບບສໍາລັບຄໍາຮ້ອງສະຫມັກການສື່ສານ optical 20km. ການອອກແບບແມ່ນປະຕິບັດຕາມ 100GbASE-LR4 ຂອງ IEEE 802.3-2012 ຂໍ້ 88 ມາດຕະຖານ IEEE 802.3bm ຊິບ CAUI-4 ເພື່ອໂມດູນມາດຕະຖານໄຟຟ້າ ITU-T G.959.1-2012-02 ມາດຕະຖານ . ໂມດູນຈະປ່ຽນ 4 ຊ່ອງ inputs (ch) ຂອງ 25.78 Gbps ເປັນ 27.95Gbps ຂໍ້ມູນໄຟຟ້າເປັນ 4 ເລນ optical signals, ແລະ multiplexes ໃຫ້ເຂົາເຈົ້າເຂົ້າໄປໃນຊ່ອງດຽວສໍາລັບການສົ່ງ optical 100Gb/s. ໃນທາງກັບກັນ, ຢູ່ດ້ານຜູ້ຮັບ, ໂມດູນ optically de-multiplexes 100Gb / s input ເຂົ້າໄປໃນ 4 ເລນສັນຍານ, ແລະແປງໃຫ້ເຂົາເຈົ້າເປັນ 4 ເລນຜົນຜະລິດໄຟຟ້າ. ຄວາມຍາວຂອງຄື້ນກາງຂອງ 4 ເລນແມ່ນ 1296 nm, 1300 nm, 1305 nm ແລະ 1309 nm. ມັນມີຕົວເຊື່ອມຕໍ່ LC duplex ສໍາລັບການໂຕ້ຕອບ optical ແລະຕົວເຊື່ອມຕໍ່ 38-pin ສໍາລັບການໂຕ້ຕອບໄຟຟ້າ. ເພື່ອຫຼຸດຜ່ອນການກະແຈກກະຈາຍຂອງ optical ໃນລະບົບທາງໄກ, ເສັ້ນໄຍຮູບແບບດຽວ (SMF) ຕ້ອງໄດ້ຮັບການນໍາໃຊ້ໃນໂມດູນນີ້. ຜະລິດຕະພັນໄດ້ຖືກອອກແບບດ້ວຍຮູບແບບປັດໄຈ, ການເຊື່ອມຕໍ່ optical / ໄຟຟ້າແລະການໂຕ້ຕອບການວິນິດໄສດິຈິຕອນຕາມສັນຍາ QSFP28 ຫຼາຍແຫຼ່ງ (MSA). ມັນ​ໄດ້​ຖືກ​ອອກ​ແບບ​ເພື່ອ​ຕອບ​ສະ​ຫນອງ​ສະ​ພາບ​ການ​ປະ​ຕິ​ບັດ​ພາຍ​ນອກ​ຮ້າຍ​ແຮງ​ທີ່​ສຸດ​ລວມ​ທັງ​ອຸນ​ຫະ​ພູມ​, ຄວາມ​ຊຸ່ມ​ຊື່ນ​ແລະ EMI interference​. ໂມດູນດໍາເນີນການຈາກການສະຫນອງພະລັງງານ +3.3V ອັນດຽວແລະສັນຍານການຄວບຄຸມທົ່ວໂລກຂອງ LVCMOS/LVTTL ເຊັ່ນ: ໂມດູນປະຈຸບັນ, ຣີເຊັດ, ລົບກວນແລະໂຫມດພະລັງງານຕ່ໍາສາມາດໃຊ້ໄດ້ກັບໂມດູນ. ການໂຕ້ຕອບ serial 2-wire ແມ່ນມີຢູ່ເພື່ອສົ່ງແລະຮັບສັນຍານການຄວບຄຸມທີ່ສັບສົນຫຼາຍແລະໄດ້ຮັບຂໍ້ມູນການວິນິດໄສດິຈິຕອນ. ຊ່ອງທາງສ່ວນບຸກຄົນສາມາດແກ້ໄຂໄດ້ແລະຊ່ອງທາງທີ່ບໍ່ໄດ້ໃຊ້ສາມາດຖືກປິດລົງເພື່ອຄວາມຍືດຫຍຸ່ນໃນການອອກແບບສູງສຸດ. JHA-Q28C20 ຖືກອອກແບບດ້ວຍຮູບແບບປັດໄຈ, ການເຊື່ອມຕໍ່ທາງແສງ / ໄຟຟ້າ ແລະການໂຕ້ຕອບການວິນິດໄສດິຈິຕອນຕາມຂໍ້ຕົກລົງ QSFP28 Multi-Source Agreement (MSA). ມັນ​ໄດ້​ຖືກ​ອອກ​ແບບ​ເພື່ອ​ຕອບ​ສະ​ຫນອງ​ສະ​ພາບ​ການ​ປະ​ຕິ​ບັດ​ພາຍ​ນອກ​ຮ້າຍ​ແຮງ​ທີ່​ສຸດ​ລວມ​ທັງ​ອຸນ​ຫະ​ພູມ​, ຄວາມ​ຊຸ່ມ​ຊື່ນ​ແລະ EMI interference​. ໂມດູນສະຫນອງການເຮັດວຽກທີ່ສູງຫຼາຍແລະການເຊື່ອມໂຍງຄຸນນະສົມບັດ, ເຂົ້າເຖິງໄດ້ໂດຍຜ່ານການໂຕ້ຕອບ serial ສອງສາຍ. • ສັນຍາລັກຕົວກໍານົດການໃຫ້ຄະແນນສູງສຸດຢ່າງແທ້ຈິງຕ່ໍາສຸດ. ສູງສຸດປົກກະຕິ. Unit Storage Temperature TS -40 +85 °C ແຮງດັນສະໜອງ VCCT, R -0.5 4 V ຄວາມຊຸ່ມຊື່ນ RH 0 85 % • ສະພາບແວດລ້ອມການເຮັດວຽກທີ່ແນະນໍາ: Parameter Symbol Min. ສູງສຸດປົກກະຕິ. Unit Case ປະຕິບັດການ ອຸນຫະພູມ TC 0 +70 °C ແຮງດັນການສະຫນອງ VCCT, R +3.13 3.3 +3.47 V ການສະຫນອງກະແສໄຟຟ້າ ICC 1100 1500 mA ການກະຈາຍພະລັງງານ PD 5 W • ລັກສະນະໄຟຟ້າ (TOP = 0 ຫາ 70 °C, VCC = 3.13 volt; ສັນຍາລັກພາລາມິເຕີ Min Typ Max Unit Note ອັດຕາຂໍ້ມູນຕໍ່ຊ່ອງ - 25.78125 Gbps 27.9525 ການຊົມໃຊ້ພະລັງງານ - 3.6 5 W ການສະຫນອງກະແສໄຟຟ້າ Icc 1.1 1.5 A ການຄວບຄຸມ I/O ແຮງດັນ-ສູງ VIH 2.0 Vcc V ການຄວບຄຸມ I/O ແຮງດັນໄຟຟ້າ - ຕ່ໍາ VIL 0 0.7 V STL Skew Inter-Cha ໄລຍະເວລາ 10 Us RESETL De-assert time 100 ms Power On Time 100 ms Transmitter Single Ended Output Voltage Tolerance 0.3 Vcc V 1 ໂຫມດທົ່ວໄປ Voltage Tolerance 15 mV Transmit Input Diff Voltage VI 150 1200 mV Transmit Input Diff Impedance Z10 8 ຂໍ້ມູນການປ້ອນຂໍ້ມູນ Diff551010 8. DDJ 0.3 UI Receiver Single Ended Output Voltage Tolerance 0.3 4 V Rx Output Diff Voltage Vo 370 600 950 mV Rx Output Rise and Fall Voltage Tr/Tf 35 ps 1 Total Jitter TJ 0.3 UI Note: 20～8% TOP Parameter 0 ຫາ 70 °C, VCC = 3.0 ຫາ 3.6 ໂວນ) Parameter Symbol Min Typ Max Unit Ref. Transmitter Wavelength Assignment L0 1294.53 1295.56 1296.59 nm L1 1299.02 1300.05 1301.09 nm L2 1303.54 1304.58 1305.63 nm.8091.3. 1310.19 nm Side-mode Suppression Ratio SMSR 30 - - dB Total Average Launch Power PT -2 - 8.3 dBm Average Launch Power, ແຕ່ລະ Lane -1 - 4.5 dBm ຄວາມແຕກຕ່າງໃນການເປີດຕົວພະລັງງານລະຫວ່າງສອງ Lanes (OMA) - - 6.5 dB Optical Modulation Amplitude, ແຕ່ລະ Lane OMA -2 4.5 dBm Launch Power in OMA minus Transmitter and Dispersion Penalty (TDP), ແຕ່ລະ Lane -1.8 - dBm TDP, ແຕ່ລະ Lane TDP 2.2 dB Extinction Ratio ER 4 - - dB Transmitter Eye Mask Definition {X1, X2, X3, Y1, Y2, Y3 } {0.25, 0.4, 0.45, 0.25, 0.28, 0.4} Optical Return Loss Tolerance - - 20 dB Average Launch Power OFF Transmitter, each Lane Poff -30 dBm Relative Intensity Noise Rin -128 dB/HZ 1 Optical Return Loss Tolerance - - 12 dB Receiver Damage Threshold3 . ພະລັງງານຢູ່ທີ່ຕົວຮັບ Input, ແຕ່ລະ Lane R -11 0 dBm RSSI Accuracy -2 2 dB Receiver Reflectance Rrx -26 dB Receiver Power (OMA), ແຕ່ລະ Lane - - 3.5 dBm LOS De-Assert LOSD -15 dBm LOS ຢືນຢັນ LOSA -25 dBm LOS HysteresisH 0.5 dB Note 12dB ການສະທ້ອນ • ການວິນິດໄສ ຟັງຊັນການຕິດຕາມການວິນິດໄສແບບດິຈິຕອນ Monitoring Interface ແມ່ນມີຢູ່ໃນທຸກ QSFP28 LR4. ການໂຕ້ຕອບ serial 2 ສາຍໃຫ້ຜູ້ໃຊ້ຕິດຕໍ່ກັບໂມດູນ. ໂຄງສ້າງຂອງຫນ່ວຍຄວາມຈໍາແມ່ນສະແດງໃຫ້ເຫັນໃນການໄຫຼ. ພື້ນທີ່ຫນ່ວຍຄວາມຈໍາໄດ້ຖືກຈັດລຽງເຂົ້າໄປໃນຕ່ໍາ, ຫນ້າດຽວ, ພື້ນທີ່ທີ່ຢູ່ຂອງ 128 bytes ແລະຫຼາຍຫນ້າພື້ນທີ່ທີ່ຢູ່ເທິງ. ໂຄງສ້າງນີ້ອະນຸຍາດໃຫ້ເຂົ້າເຖິງໄດ້ທັນເວລາກັບທີ່ຢູ່ໃນຫນ້າຕ່ໍາ, ເຊັ່ນ: ທຸງຂັດຂວາງແລະຕິດຕາມກວດກາ. ການປ້ອນຂໍ້ມູນເວລາທີ່ສຳຄັນໜ້ອຍລົງ, ເຊັ່ນ: ຂໍ້ມູນ serial ID ແລະ ການຕັ້ງຄ່າເກນ, ສາມາດໃຊ້ໄດ້ກັບຟັງຊັນ Page Select. ທີ່ຢູ່ອິນເຕີເຟດທີ່ໃຊ້ແມ່ນ A0xh ແລະສ່ວນໃຫຍ່ແມ່ນໃຊ້ສໍາລັບຂໍ້ມູນທີ່ສໍາຄັນເວລາເຊັ່ນການຈັດການຂັດຂວາງເພື່ອເຮັດໃຫ້ການອ່ານຫນຶ່ງຄັ້ງສໍາລັບຂໍ້ມູນທັງຫມົດທີ່ກ່ຽວຂ້ອງກັບສະຖານະການຂັດຂວາງ. ຫຼັງຈາກການຂັດຂວາງ, IntL ໄດ້ຖືກຢືນຢັນ, ເຈົ້າພາບສາມາດອ່ານອອກພາກສະຫນາມທຸງເພື່ອກໍານົດຊ່ອງທາງທີ່ໄດ້ຮັບຜົນກະທົບແລະປະເພດຂອງທຸງ. Page02 ແມ່ນຜູ້ໃຊ້ EEPROM ແລະຮູບແບບຂອງມັນຕັດສິນໃຈໂດຍຜູ້ໃຊ້. ລາຍ​ລະ​ອຽດ​ຂອງ​ຄວາມ​ຊົງ​ຈໍາ​ຕ​່​ໍ​າ​ແລະ page00.page03 ຫນ່ວຍ​ຄວາມ​ຈໍາ​ເທິງ​ກະ​ລຸ​ນາ​ເບິ່ງ​ເອ​ກະ​ສານ SFF-8436​. • Timing for Soft Control and Status Functions Parameter Symbol Max Unit Conditions Initialization Time t_init 2000 ms ເວລາຈາກ power on1, hot plug or rising edge of Reset until the module is full functioning2 Reset Init Assert Time t_reset_init 2 μs A ຣີເຊັດແມ່ນສ້າງຂຶ້ນໂດຍຄ່າຕໍ່າ ລະ​ດັບ​ທີ່​ຍາວ​ກວ່າ​ເວ​ລາ​ກໍາ​ມະ​ຈອນ​ການ​ຕັ້ງ​ຄ່າ​ຕໍາ​່​ສຸດ​ທີ່​ມີ​ຢູ່​ໃນ ResetL pin​. Serial Bus Hardware Ready Time t_serial 2000 ms ເວລາຈາກໄຟ on1 ຈົນຮອດໂມດູນຕອບສະໜອງການສົ່ງຂໍ້ມູນຜ່ານ 2-wire serial bus Monitor Data ReadyTime t_data 2000 ms ເວລາຈາກ power on1 ເຖິງຂໍ້ມູນບໍ່ພ້ອມ, bit 0 ຂອງ Byte 2, deasserted ແລະ IntL asserted Reset Assert Time t_reset 2000 ms ເວລາຈາກຂອບເພີ່ມຂຶ້ນໃນ ResetL pin ຈົນກ່ວາໂມດູນຈະເຮັດວຽກໄດ້ຢ່າງເຕັມສ່ວນ2 LPMode Assert Time ton_LPMode 100 μs ເວລາຈາກການຢືນຢັນຂອງ LPMode (Vin:LPMode =Vih) ຈົນກ່ວາການໃຊ້ພະລັງງານຂອງໂມດູນເຂົ້າສູ່ລະດັບພະລັງງານຕ່ໍາ IntL ເວລາຢືນຢັນ ton_IntL 200 ms ເວລາຈາກການປະກົດຕົວຂອງເງື່ອນໄຂທີ່ກະຕຸ້ນ IntL ຈົນກ່ວາ Vout:IntL = Vol IntL Deassert Time toff_IntL 500 μs toff_IntL 500 μs ເວລາຈາກຄວາມຊັດເຈນກ່ຽວກັບການດໍາເນີນການ read3 ຂອງທຸງທີ່ກ່ຽວຂ້ອງຈົນກ່ວາ Vout:IntL = Voh. ນີ້ປະກອບມີເວລາ deassert ສໍາລັບ Rx LOS, Tx Fault ແລະ bits ທຸງອື່ນໆ. Rx LOS Assert Time ton_los 100 ms ເວລາຈາກ Rx LOS state ຫາ Rx LOS bit set ແລະ IntL asserted Flag Assert Time ton_flag 200 ms ເວລາຈາກການປະກົດຕົວຂອງເງື່ອນໄຂ triggering flag ກັບ flag bit ທີ່ກ່ຽວຂ້ອງ ແລະ IntL ຢືນຢັນ Mask Assert Time ton_mask 100 ms ເວລາຈາກຫນ້າກາກ bit set4 ຈົນກ່ວາການຢືນຢັນ IntL ທີ່ກ່ຽວຂ້ອງແມ່ນຖືກຍັບຍັ້ງ Mask De-assert Time toff_mask 100 ms ເວລາຈາກ mask bit cleared4 ຈົນກ່ວາການດໍາເນີນການ IntlL ທີ່ກ່ຽວຂ້ອງສືບຕໍ່ ModSelL Assert Time ton_ModSelL 100 μs ເວລາຈາກການຢືນຢັນຂອງ ModSelL ຈົນກ່ວາໂມດູນຕອບສະຫນອງຕໍ່ການສົ່ງຂໍ້ມູນໃນໄລຍະ 2-wire serial bus ModSelL Deassert Time toff_ModSelL ຈົນກ່ວາL. ໂມດູນບໍ່ຕອບສະໜອງຕໍ່ການສົ່ງຂໍ້ມູນຜ່ານລົດເມ 2-wire serial bus Power_over-ride orPower-set Assert Time ton_Pdown 100 ms ເວລາຈາກ P_Down bit set 4 ຈົນກ່ວາການໃຊ້ພະລັງງານຂອງໂມດູນເຂົ້າສູ່ລະດັບພະລັງງານຕ່ໍາ Power_over-ride ຫຼື Power-set De-asssert ເວລາ toff_Pdown 300 ms ເວລາຈາກ P_Down bit cleared4 ຈົນກວ່າໂມດູນຈະເຮັດວຽກເຕັມທີ່3 ໝາຍເຫດ: 1. ການເປີດແມ່ນ ກໍານົດເປັນທັນທີໃນເວລາທີ່ແຮງດັນການສະຫນອງບັນລຸແລະຍັງຄົງຢູ່ຫຼືສູງກວ່າຄ່າຕໍາ່ສຸດທີ່ລະບຸໄວ້. 2. ການເຮັດວຽກຢ່າງເຕັມທີ່ຖືກກໍານົດເປັນ IntL ຢືນຢັນເນື່ອງຈາກຂໍ້ມູນບໍ່ພ້ອມ bit, bit 0 byte 2 de-asserted. 3. ວັດ​ແທກ​ຈາກ​ແຂບ​ໂມງ​ຫຼຸດ​ລົງ​ຫຼັງ​ຈາກ​ການ​ຢຸດ​ການ​ບິດ​ຂອງ​ການ​ອ່ານ​. 4. ວັດແທກຈາກແຂບໂມງຫຼຸດລົງຫຼັງຈາກຢຸດການເຮັດທຸລະກໍາການຂຽນ. • Transceiver Block Diagram • Pin Assignment Diagram of Host Board Connector Block Pin Number and Name • Pin Description Pin Logic Symbol Name/Description Ref. 1 GND Ground 1 2 CML-I Tx2n Transmitter Inverted Data Input 3 CML-I Tx2p Transmitter Non-Inverted Data output 4 GND Ground 1 5 CML-I Tx4n Transmitter Inverted Data Output 6 CML-I Tx4p Transmitter Non-Inverted Data Output 7 GND Ground 1 8 LVTTL-I ModSelL Module ເລືອກ 9 LVTTL-I ResetL ໂມດູນຣີເຊັດ 10 VccRx +3.3V Power Supply Receiver 2 11 LVCMOS-I/O SCL 2-Wire Serial Interface Clock 12 LVCMOS-I/O SDA 2-Wire Serial Interface Data 13 GND Ground 1 14 CML- ຕົວຮັບ Rx3p Inverted Data Output 15 CML-O Rx3n Receiver Non-Inverted Data Output 16 GND Ground 1 17 CML-O Rx1p Receiver Inverted Data Output 18 CML-O Rx1n Receiver Non-Inverted Data Output 19 GND Ground 1 20 GND Ground 1 21 CML-O Rx2n Receiver Inverted Data -O Rx2p ຕົວຮັບບໍ່ຖືກປີ້ນ Data Output 23 GND Ground 1 24 CML-O Rx4n Receiver Inverted Data Output 25 CML-O Rx4p Receiver Non-Inverted Data Output 26 GND Ground 1 27 LVTTL-O ModPrsL ໂມດູນປະຈຸບັນ 28 LVTTL-O IntL Powerp Interrupt +39 Vcc. ເຄື່ອງສົ່ງສັນຍານ 2 30 Vcc1 +3.3V Power Supply 2 31 LVTTL-I LPMode ໂໝດພະລັງງານຕ່ຳ 32 GND Ground 1 33 CML-I Tx3p Transmitter Inverted Data Output 34 CML-I Tx3n Transmitter Non-Inverted Data Output 35 GND Ground 1 36 CML-I Txverted Transmitter Data Output 37 CML-I Tx1n Transmitter Non-Inverted Data Output 38 GND GND 1 ຫມາຍເຫດ: GND ແມ່ນສັນຍາລັກສໍາລັບການດຽວແລະການສະຫນອງ (ພະລັງງານ) ທົ່ວໄປສໍາລັບໂມດູນ QSFP28, ທັງຫມົດແມ່ນທົ່ວໄປພາຍໃນໂມດູນ QSFP28 ແລະແຮງດັນຂອງໂມດູນທັງຫມົດແມ່ນອ້າງອີງເຖິງທ່າແຮງນີ້ສັງເກດເຫັນຖ້າບໍ່ດັ່ງນັ້ນ. ເຊື່ອມຕໍ່ເຫຼົ່ານີ້ໂດຍກົງກັບກະດານເຈົ້າພາບສັນຍານຍົນພື້ນດິນທົ່ວໄປ. ປິດການນຳໃຊ້ຜົນອອກຂອງເລເຊີຢູ່ໃນ TDIS >2.0V ຫຼືເປີດ, ເປີດໃຊ້ໃນ TDIS