4E1-1FE interface Converter JHA-CE4F1 Pangkalahatang-ideya Ang interface converter na ito ay batay sa FPGA, gamit ang reverse direction multiplexing technology para i-bundle para sa maramihang E1 circuits upang maihatid ang Ethernet data ng 4Channel 100BASE-TX. Maaari itong mapagtanto 1~4 E1 channel upang i-convert sa pagitan ng Ethernet optical interface. Ang device na ito ay maaaring magpadala ng transceiver signal point upang tumuro sa Ethernet optical interface upang gawing interconnected ang mga E1 channel sa Ethernet optical interface. Hindi tulad ng pangkalahatang remote network bridge, ang device na ito ay maaaring suportahan ang 1-4Channel E1 channel configuration, maaaring awtomatikong makita ang bilang ng E1 at piliin ang E1 na magagamit. Pinapayagan nito ang E1 na mga linya ng paghahatid ng pagkakaiba sa oras ng pagkaantala. Larawan ng Produkto Mini Type 19 Inch 1U Type Features Batay sa self-copyright IC Upang makamit ang Ethernet data transparent transmission sa 1-4E1 circuits Maaaring mapagtanto ang lokal at ang remote na device reset Ethernet Interface ay 100BASE-FX, suportahan ang VLAN protocol Inter-set dynamic Ethernet MAC address (4,096) na may lokal na data frame filtering function na Single Channel lines rate ay 1984Kbit/s, 4Channel Bandwidth ay hanggang sa 7936Kbit/s Suporta sa lahat ng hanay ng Ethernet Work Mode CRC awtomatikong alarm threshold ay maaaring itakda upang ihiwalay ang mahinang kalidad na mga linya ng transmission at putulin ang isang solong direksyon. Kapag ang 2M branch circuit ng isang direksyon na error rate ay lumampas sa threshold, pagputol sa direksyon na ito ang ibang direksyon ay hindi apektado; ibig sabihin, ang parehong Ethernet direksyon transmission ay maaaring walang simetrya. Kapag lumampas ang margin sa pinapayagang hanay, maaaring awtomatikong huminto ang system sa E1 na masyadong malaki ang pagkaantala ng oras upang magpadala ng data E1 interface na umaayon sa ITU-T G.703, G.704 at G.823, hindi sumusuporta sa paggamit ng signal timeslot E1 interface module na may inter-set clock recovery circuit at HDB3 code circuit Suportahan ang E1 channel na hot-plug sa device, at awtomatikong nade-detect ang epektibong channel at hindi makakaabala sa paghahatid ng data Maaaring suportahan ang 1-4Channel E1 pagsasaayos ng channel, maaaring awtomatikong makita ang bilang ng E1 at piliin ang magagamit na E1; Mga Parameter ♦ E1 Interface Interface Standard: sumunod sa protocol G.703; Rate ng Interface: n*64Kbps±50ppm; Code ng Interface: HDB3; E1 Impedance: 75Ω (hindi balanse), 120Ω (balanse); Jitter tolerance: Alinsunod sa protocol G.742 at G.823 Allowed Attenuation: 0~6dBm ♦ Ethernet interface(100/100M) Interface rate: 10/100 Mbps, half/full duplex auto-negotiation Interface Standard: Compatible sa IEEE 802. , IEEE 802.1Q (VLAN) MAC Address Capability: 4096 Connector: RJ45, suporta sa Auto-MDIX ♦ Working environment Temperatura sa pagtatrabaho: -10°C ~ 50°C Working Humidity: 5%~95 % (walang condensation) Temperatura ng storage: -40°C ~ 80°C Storage Humidity: 5 %~95 % (walang condensation) Mga Detalye Numero ng Modelo ng Modelo: JHA-CE4F1 Functional na Paglalarawan 4E1/1FE interface Converter Port Paglalarawan 4* E1 interface；1 *FE interface Power supply: AC180V ~ 260V；DC –48V；DC +24V;AC110VPower consumption: ≤10W Dimensyon Laki ng Produkto: 216X140X31mm (WXDXH3 KG Weight Application Application solusyon 1 Karaniwang solusyon 2

Mga Tampok: ◊ 4 na lane na MUX/DEMUX na disenyo ◊ Integrated LAN WDM TOSA / ROSA para sa hanggang 10 km na abot sa SMF28 ◊ Suportahan ang 100GBASE-LR4 para sa line rate na 103.125Gbps at OTU4 para sa line rate na 111.81Gbps ◊ Aggregate bandwidth ng > 100 ◊ Duplex LC connector ◊ Sumusunod sa IEEE 802.3-2012 Clause 88 standard IEEE 802.3bm CAUI-4 chip to module electrical standard ITU-T G.959.1-2012-02 standard · ◊ Single +3.3V power supply operating ◊ Built-in digital diagnostic functions ◊ Saklaw ng temperatura 0° C hanggang 70°C ◊ Mga Aplikasyon ng Bahagi ng RoHS Compliant: ◊ Local Area Network (LAN) ◊ Wide Area Network (WAN) ◊ Ethernet switch at router application Paglalarawan: Ang JHAQ28C10 ay isang transceiver module na idinisenyo para sa 10km optical communication applications. Ang disenyo ay sumusunod sa 100GbASE-LR4 ng IEEE 802.3-2012 Clause 88 standard IEEE 802.3bm CAUI-4 chip to module electrical standard ITU-T G.959.1-2012-02 standard . Ang module ay nagko-convert ng 4 na input channel (ch) ng 25.78 Gbps hanggang 27.95Gbps na electrical data sa 4 na lane na optical signal, at pina-multiply ang mga ito sa iisang channel para sa 100Gb/s optical transmission. Sa kabaligtaran, sa bahagi ng receiver, optically de-multiplexes ng module ang isang 100Gb/s input sa 4 na lane signal, at kino-convert ang mga ito sa 4 na lane na output ng electrical data. Ang gitnang wavelength ng 4 na lane ay 1296 nm, 1300 nm, 1305 nm at 1309 nm . Naglalaman ito ng duplex LC connector para sa optical interface at isang 38-pin connector para sa electrical interface. Upang mabawasan ang optical dispersion sa long-haul system, kailangang ilapat ang single-mode fiber (SMF) sa module na ito. Ang produkto ay dinisenyo na may form factor, optical/electrical na koneksyon at digital diagnostic interface ayon sa QSFP28 Multi-Source Agreement (MSA). Ito ay idinisenyo upang matugunan ang pinakamahirap na panlabas na kondisyon ng pagpapatakbo kabilang ang temperatura, halumigmig at pagkagambala ng EMI. Ang module ay gumagana mula sa isang +3.3V power supply at ang mga global control signal ng LVCMOS/LVTTL gaya ng Module Present, Reset, Interrupt at Low Power Mode ay available kasama ng mga module. Available ang 2-wire serial interface para magpadala at tumanggap ng mas kumplikadong mga control signal at makakuha ng digital diagnostic information. Maaaring matugunan ang mga indibidwal na channel at maaaring isara ang mga hindi ginagamit na channel para sa maximum na flexibility ng disenyo. Ang JHAQ28C10 ay dinisenyo na may form factor, optical/electrical na koneksyon at digital diagnostic interface ayon sa QSFP28 Multi-Source Agreement (MSA). Ito ay idinisenyo upang matugunan ang pinakamahirap na panlabas na kondisyon ng pagpapatakbo kabilang ang temperatura, halumigmig at pagkagambala ng EMI. Nag-aalok ang module ng napakataas na functionality at feature integration, na naa-access sa pamamagitan ng two-wire serial interface. • Simbolo ng Parameter ng Parameter ng Ganap na Pinakamataas na Rating Min. Karaniwang Max. Temperatura ng Imbakan ng Yunit TS -40 +85 °C Supply Voltage VCCT, R -0.5 4 V Relative Humidity RH 0 85 % • Inirerekomendang Operating Environment: Parameter Symbol Min. Karaniwang Max. Temperatura sa pagpapatakbo ng Unit Case TC 0 +70 °C Supply Voltage VCCT, R +3.13 3.3 +3.47 V Kasalukuyang Supply ICC 1100 1500 mA Power Dissipation PD 5 W • Mga Katangiang Elektrikal (TOP = 0 hanggang 70 °C, VCC = 3.13 hanggang 3.47 Volts Simbolo ng Parameter Min Typ Max Unit Note Rate ng Data bawat Channel - 25.78125 Gbps 27.9525 Power Consumption - 3.6 5 W Supply Kasalukuyang Icc 1.1 1.5 A Control I/O Voltage-Mataas VIH 2.0 Vcc V Control I/O Voltage-Mababang VIL 0 0.7 V Inter-Channel Skew Us RESETL5 Tagal - igiit ang oras 100 ms Power On Time 100 ms Transmitter Single Ended Output Voltage Tolerance 0.3 Vcc V 1 Common mode Voltage Tolerance 15 mV Transmit Input Diff Voltage VI 150 1200 mV Transmit Input Diff Impedance ZIN 85 100 115 Data Dependent UI Output Voltage Tolerance 0.3 4 V Rx Output Diff Voltage Vo 370 600 950 mV Rx Output Rise and Fall Voltage Tr/Tf 35 ps 1 Total Jitter TJ 0.3 UI Note: 20～80% • Optical Parameters(TOP = 0 to 0. VCC = 3.0 hanggang 3.6 Volts) Simbolo ng Parameter Min Typ Max Unit Ref. Transmitter Wavelength Assignment L0 1294.53 1295.56 1296.59 nm L1 1299.02 1300.05 1301.09 nm L2 1303.54 1304.58 1305.638 1305.631 nm L3 1303.638 nm nm Side-mode Suppression Ratio SMSR 30 - - dB Total Average Launch Power PT -4 - 8.3 dBm Average Launch Power, bawat Lane -4 - 4.5 dBm Pagkakaiba sa Launch Power sa pagitan ng alinmang dalawang Lane (OMA) - - 6.5 dB Optical Modulation Amplitude , bawat Lane OMA -4 4.5 dBm Launch Power sa OMA minus Transmitter at Dispersion Parusa (TDP), bawat Lane -4.8 - dBm TDP, bawat Lane TDP 2.2 dB Extinction Ratio ER 4 - - dB Transmitter Eye Mask Definition {X1, X2, X3, Y1, Y2, Y3} {0.25, 0.4, 0.45, 0.25 , 0.28, 0.4} Optical Return Loss Tolerance - - 20 dB Average Launch Power OFF Transmitter, bawat Lane Poff -30 dBm Relative Intensity Noise Rin -128 dB/HZ 1 Optical Return Loss Tolerance - - 12 dB Receiver Damage Threshold THd 3.3 dBm 1 Average na Power sa Receiver R Input -106. 0 dBm RSSI Katumpakan -2 2 dB Receiver Reflectance Rrx -26 dB Receiver Power (OMA), bawat Lane - - 3.5 dBm LOS De-Assert LOSD -15 dBm LOS Assert LOSA -25 dBm LOS Hysteresis LOSH 0.5 dB Note 12dB Reflection • Diagnostic Monitoring Interface ay Digital Monitoring Interface available sa lahat ng QSFP28 LR4. Ang isang 2-wire serial interface ay nagbibigay ng user upang makipag-ugnayan sa module. Ang istraktura ng memorya ay ipinapakita sa daloy. Ang memory space ay nakaayos sa isang mas mababang, solong pahina, address space na 128 bytes at maramihang mga upper address space na pahina. Ang istrukturang ito ay nagbibigay-daan sa napapanahong pag-access sa mga address sa ibabang pahina, tulad ng Interrupt Flag at Monitor. Ang mas kaunting oras na mga entry sa kritikal na oras, tulad ng impormasyon ng serial ID at mga setting ng threshold, ay available sa function na Page Select. Ang interface address na ginamit ay A0xh at pangunahing ginagamit para sa oras na kritikal na data tulad ng interrupt handling upang paganahin ang isang beses na basahin para sa lahat ng data na nauugnay sa isang interrupt na sitwasyon. Pagkatapos ng interrupt, iginiit ng IntL, mababasa ng host ang flag field para matukoy ang apektadong channel at uri ng flag. Ang Page02 ay User EEPROM at ang format nito ay napagpasyahan ng user. Ang detalyadong paglalarawan ng mababang memorya at page00.page03 itaas na memorya mangyaring tingnan ang dokumentong SFF-8436. • Timing para sa Soft Control at Status Functions Parameter Symbol Max Unit Conditions Initialization Time t_init 2000 ms Oras mula sa power on1, mainit na plug o tumataas na gilid ng I-reset hanggang ang module ay ganap na gumagana2 I-reset ang Init Assert Time t_reset_init 2 μs Isang Reset ay nabuo sa pamamagitan ng isang mababang mas mahaba kaysa sa minimum na reset pulse time na nasa ResetL pin. Oras ng Handa ng Serial Bus Hardware t_serial 2000 ms Oras mula sa power on1 hanggang sa tumugon ang module sa paghahatid ng data sa pamamagitan ng 2-wire serial bus Monitor Data ReadyTime t_data 2000 ms Oras mula sa power on1 hanggang sa data na hindi handa, bit 0 ng Byte 2, deasserted at IntL asserted I-reset ang Assert Time t_reset 2000 ms Oras mula sa tumataas na gilid sa ResetL pin hanggang sa ganap na ang module functional2 LPMode Assert Time ton_LPMode 100 μs Oras mula sa assertion ng LPMode (Vin:LPMode =Vih) hanggang sa pumasok ang power consumption ng module sa mas mababang Power Level IntL Assert Time ton_IntL 200 ms Oras mula sa paglitaw ng kundisyon na nagti-trigger ng IntL hanggang Vout:IntL = Vol IntL Time toff_IntL Time 500 μs toff_IntL 500 μs Oras mula sa malinaw sa read3 na operasyon ng nauugnay na flag hanggang Vout:IntL = Voh. Kabilang dito ang mga oras ng deassert para sa Rx LOS, Tx Fault at iba pang flag bits. Rx LOS Assert Time ton_los 100 ms Oras mula Rx LOS state hanggang Rx LOS bit set at IntL asserted Flag Assert Time ton_flag 200 ms Oras mula sa paglitaw ng kundisyon na nagti-trigger ng flag hanggang sa nauugnay na flag bit set at IntL asserted Mask Assert Time ton_mask 100 ms Oras mula sa mask bit set4 hanggang sa ang nauugnay na IntL assertion ay inhibited Mask De-assert Time toff_mask 100 ms Oras mula sa mask bit na-clear4 hanggang sa nauugnay na operasyon ng IntlL ay nagpapatuloy sa ModSelL Assert Time ton_ModSelL 100 μs Oras mula sa assertion ng ModSelL hanggang tumugon ang module sa paghahatid ng data sa 2-wire serial bus na ModSelL Deassert Time toff_ModSelL 100 μs na Oras mula sa ModSelL 100 μs na Oras mula sa ModSelL 100 μs na Oras module ay hindi tumutugon sa paghahatid ng data sa ibabaw ng 2-wire serial bus Power_over-ride oPower-set Assert Time ton_Pdown 100 ms Oras mula P_Down bit set 4 hanggang module power consumption ay pumasok sa mas mababang Power Level Power_over-ride o Power-set De-assert Time toff_Pdown 300 ms Oras mula P_Down bit clear4 hanggang ang module ay fully functional3 Tandaan： 1. Ang power on ay tinukoy bilang ang instant kapag umabot ang mga boltahe ng supply at nananatili sa o higit sa minimum tinukoy na halaga. 2. Ang fully functional ay tinukoy bilang IntL asserted dahil sa data not ready bit, bit 0 byte 2 de-asserted. 3. Sinusukat mula sa bumabagsak na gilid ng orasan pagkatapos huminto ng kaunting nabasang transaksyon. 4. Sinusukat mula sa bumabagsak na gilid ng orasan pagkatapos ng stop bit ng write transaction. • Transceiver Block Diagram • Pin Assignment Diagram ng Host Board Connector Block Pin Numbers and Name • Pin Description Pin Logic Symbol Name/Description Ref. 1 GND Ground 1 2 CML-I Tx2n Transmitter Inverted Data Input 3 CML-I Tx2p Transmitter Non-Inverted Data output 4 GND Ground 1 5 CML-I Tx4n Transmitter Inverted Data Output 6 CML-I Tx4p Transmitter Non-Inverted Data Output 7 Ground 1 8 LVTTL-I ModSelL Module Piliin ang 9 LVTTL-I ResetL Module Reset 10 VccRx +3.3V Power Supply Receiver 2 11 LVCMOS-I/O SCL 2-Wire Serial Interface Clock 12 LVCMOS-I/O SDA 2-Wire Serial Interface Data 13 GND Ground 1 14 CML- O Rx3p Receiver Inverted Data Output 15 CML-O Rx3n Receiver Non-Inverted Data Output 16 GND Ground 1 17 CML-O Rx1p Receiver Inverted Data Output 18 CML-O Rx1n Receiver Non-Inverted Data Output 19 GND Ground 1 20 GND Ground 1 21 CML-O Rx1n Receiver Non-Inverted Data Output 19 GND Ground 1 20 GND Ground 1 21 CML-O Receiver Invert Data Invert2n2 -O Rx2p Receiver Non-Inverted Data Output 23 GND Ground 1 24 CML-O Rx4n Receiver Inverted Data Output 25 CML-O Rx4p Receiver Non-Inverted Data Output 26 GND Ground 1 27 LVTTL-O ModPrsL LVT Interrupted na Module 27 LVTTL-O ModPrsL LVT na Interrupt 28 LVTTL 28 +3.3V Power Supply Transmitter 2 30 Vcc1 +3.3V Power Supply 2 31 LVTTL-I LPMode Low Power Mode 32 GND Ground 1 33 CML-I Tx3p Transmitter Inverted Data Output 34 CML-I Tx3n Transmitter Non-Inverted GND Data Output 35 1 36 CML-I Tx1p Transmitter Inverted Data Output 37 CML-I Tx1n Transmitter Non-Inverted Data Output 38 GND Ground 1 Mga Tala: Ang GND ay ang simbolo para sa single at supply(power) na karaniwan para sa QSFP28 modules, Lahat ay karaniwan sa loob ng QSFP28 module at lahat ng module voltages ay tinutukoy sa ang potensyal na ito kung hindi man ay nabanggit. Direktang ikonekta ang mga ito sa host board signal common ground plane. Naka-disable ang laser output sa TDIS >2.0V o bukas, naka-enable sa TDIS