- Bộ chuyển mạch Ethernet công nghiệp
- Bộ chuyển đổi phương tiện sợi quang
- Bộ chuyển mạch Ethernet sợi quang
- Nguồn qua Ethernet
- Mô-đun SFP
- Cáp AOC/DAC
- Bộ chuyển đổi máy chủ Ethernet sợi quang
- Bộ chuyển đổi video sợi quang
- Bộ chuyển đổi giao diện
- Bộ ghép kênh PDH-SDH
- Bộ chuyển đổi video cáp quang điện thoại
- FTTH
- Giá đỡ & Vỏ bọc
- Bộ mở rộng HDMI/VGA
- Bộ chia HDMI
- WDM
- Hệ thống mạng truyền dẫn quang OTN/WDM
01
Mô-đun SFP chất lượng tốt - 100Gb/S QSFP28 1310nm 10km LR4 LC Transceiver JHAQ28C10 - JHA
2016-01-08
Tính năng: ◊ Thiết kế MUX/DEMUX 4 làn ◊ LAN WDM TOSA / ROSA tích hợp cho phạm vi tiếp cận lên đến 10 km qua SMF28 ◊ Hỗ trợ 100GBASE-LR4 cho tốc độ đường truyền 103,125Gbps và OTU4 cho tốc độ đường truyền 111,81Gbps ◊ Tổng băng thông > 100Gbps ◊ Đầu nối LC song công ◊ Tuân thủ tiêu chuẩn IEEE 802.3-2012 Mục 88 Tiêu chuẩn IEEE 802.3bm Chip tới mô-đun CAUI-4 Tiêu chuẩn ITU-T G.959.1-2012-02 · ◊ Hoạt động bằng nguồn điện đơn +3,3V ◊ Chức năng chẩn đoán kỹ thuật số tích hợp ◊ Phạm vi nhiệt độ 0°C đến 70°C ◊ Tuân thủ RoHS Ứng dụng của một phần: ◊ Mạng cục bộ (LAN) ◊ Mạng diện rộng (WAN) ◊ Các ứng dụng bộ định tuyến và bộ chuyển mạch Ethernet Mô tả: JHAQ28C10 là một mô-đun thu phát được thiết kế cho các ứng dụng truyền thông quang học 10km. Thiết kế tuân thủ theo tiêu chuẩn 100GbASE-LR4 của tiêu chuẩn IEEE 802.3-2012 Mục 88 IEEE 802.3bm CAUI-4 chip thành tiêu chuẩn điện mô-đun ITU-T G.959.1-2012-02. Mô-đun chuyển đổi 4 kênh đầu vào (ch) dữ liệu điện 25,78 Gbps thành 27,95Gbps thành tín hiệu quang 4 làn và ghép chúng thành một kênh duy nhất để truyền quang 100Gb/giây. Ngược lại, ở phía máy thu, mô-đun sẽ tách ghép quang học tín hiệu đầu vào 100Gb/giây thành tín hiệu 4 làn và chuyển đổi chúng thành dữ liệu điện đầu ra 4 làn. Các bước sóng trung tâm của 4 làn là 1296 nm, 1300 nm, 1305 nm và 1309 nm. Nó chứa một đầu nối LC song công cho giao diện quang và một đầu nối 38 chân cho giao diện điện. Để giảm thiểu sự phân tán quang học trong hệ thống đường dài, sợi quang chế độ đơn (SMF) phải được áp dụng trong mô-đun này. Sản phẩm được thiết kế với hệ số hình thức, kết nối quang/điện và giao diện chẩn đoán kỹ thuật số theo Thỏa thuận đa nguồn QSFP28 (MSA). Nó đã được thiết kế để đáp ứng các điều kiện hoạt động bên ngoài khắc nghiệt nhất bao gồm nhiệt độ, độ ẩm và nhiễu EMI. Mô-đun hoạt động từ một nguồn điện +3,3 V duy nhất và các tín hiệu điều khiển toàn cầu LVCMOS/LVTTL như Module Present, Reset, Interrupt và Low Power Mode có sẵn trong các mô-đun. Một giao diện nối tiếp 2 dây có sẵn để gửi và nhận các tín hiệu điều khiển phức tạp hơn và để thu thập thông tin chẩn đoán kỹ thuật số. Có thể giải quyết các kênh riêng lẻ và có thể tắt các kênh không sử dụng để có tính linh hoạt tối đa trong thiết kế. JHAQ28C10 được thiết kế với hệ số hình thức, kết nối quang/điện và giao diện chẩn đoán kỹ thuật số theo Thỏa thuận đa nguồn QSFP28 (MSA). Nó được thiết kế để đáp ứng các điều kiện hoạt động bên ngoài khắc nghiệt nhất bao gồm nhiệt độ, độ ẩm và nhiễu EMI. Mô-đun cung cấp chức năng và tích hợp tính năng rất cao, có thể truy cập thông qua giao diện nối tiếp hai dây. • Đánh giá tối đa tuyệt đối Tham số Biểu tượng Tối thiểu Điển hình Tối đa Đơn vị Nhiệt độ lưu trữ TS -40 +85 °C Điện áp cung cấp VCCT, R -0,5 4 V Độ ẩm tương đối RH 0 85 % • Môi trường hoạt động được khuyến nghị: Tham số Biểu tượng Tối thiểu Điển hình Tối đa Đơn vị Vỏ máy Nhiệt độ hoạt động TC 0 +70 °C Điện áp cung cấp VCCT, R +3,13 3,3 +3,47 V Dòng điện cung cấp ICC 1100 1500 mA Công suất tiêu tán PD 5 W • Đặc tính điện (TOP = 0 đến 70 °C, VCC = 3,13 đến 3,47 Vôn Ký hiệu tham số Min Typ Max Đơn vị Ghi chú Tốc độ dữ liệu trên mỗi kênh - 25,78125 Gbps 27,9525 Công suất tiêu thụ - 3,6 5 W Dòng điện cung cấp Icc 1,1 1,5 A Điện áp I/O điều khiển - Cao VIH 2,0 Vcc V Điện áp I/O điều khiển - Thấp VIL 0 0,7 V Độ lệch giữa các kênh TSK 35 Ps Thời lượng RESETL 10 Us Thời gian hủy RESETL 100 ms Thời gian bật nguồn 100 ms Bộ phát Đầu ra đơn Dung sai điện áp 0,3 Vcc V 1 Chế độ chung Dung sai điện áp 15 mV Điện áp chênh lệch đầu vào truyền VI 150 1200 mV Trở kháng chênh lệch đầu vào truyền ZIN 85 100 115 Độ dao động đầu vào phụ thuộc dữ liệu DDJ 0,3 UI Bộ thu Đầu ra một đầu Dung sai điện áp 0,3 4 V Điện áp chênh lệch đầu ra Rx Vo 370 600 950 mV Điện áp tăng và giảm đầu ra Rx Tr/Tf 35 ps 1 Độ dao động tổng TJ 0,3 UI Lưu ý: 20～80% • Các thông số quang học (TOP = 0 đến 70 °C, VCC = 3,0 đến 3,6 vôn) Biểu tượng thông số Min Typ Max Đơn vị Tham chiếu. Phân bổ bước sóng máy phát L0 1294,53 1295,56 1296,59 nm L1 1299,02 1300,05 1301,09 nm L2 1303,54 1304,58 1305,63 nm L3 1308,09 1309,14 1310,19 nm Tỷ lệ triệt tiêu chế độ bên SMSR 30 - - dB Tổng công suất phóng trung bình PT -4 - 8,3 dBm Công suất phóng trung bình, mỗi làn -4 - 4,5 dBm Chênh lệch công suất phóng giữa bất kỳ hai làn nào (OMA) - - 6,5 dB Biên độ điều chế quang, mỗi làn OMA -4 4,5 dBm Công suất phóng trong OMA trừ đi Hình phạt phát và tán sắc (TDP), mỗi làn -4,8 - dBm TDP, mỗi làn TDP 2,2 dB Tỷ lệ tiêu tán ER 4 - - dB Mặt nạ mắt máy phát Định nghĩa {X1, X2, X3, Y1, Y2, Y3} {0,25, 0,4, 0,45, 0,25, 0,28, 0,4} Dung sai suy hao phản hồi quang - - 20 dB Công suất khởi động trung bình TẮT máy phát, mỗi làn Poff -30 dBm Cường độ nhiễu tương đối Rin -128 dB/HZ 1 Dung sai suy hao phản hồi quang - - 12 dB Ngưỡng hư hỏng máy thu THd 3,3 dBm 1 Công suất trung bình tại đầu vào máy thu, mỗi làn R -10,6 0 dBm Độ chính xác RSSI -2 2 dB Độ phản xạ máy thu Rrx -26 dB Công suất máy thu (OMA), mỗi làn - - 3,5 dBm LOS De-Assert LOSD -15 dBm LOS Assert LOSA -25 dBm LOS Độ trễ LOSH 0,5 dB Lưu ý 12dB Phản xạ • Giao diện giám sát chẩn đoán Chức năng giám sát chẩn đoán kỹ thuật số có sẵn trên tất cả QSFP28 LR4. Giao diện nối tiếp 2 dây cung cấp cho người dùng khả năng tiếp xúc với mô-đun. Cấu trúc của bộ nhớ được hiển thị theo luồng. Không gian bộ nhớ được sắp xếp thành một trang đơn, thấp hơn, không gian địa chỉ 128 byte và nhiều trang không gian địa chỉ cao hơn. Cấu trúc này cho phép truy cập kịp thời vào các địa chỉ ở trang thấp hơn, chẳng hạn như Cờ ngắt và Màn hình. Các mục nhập thời gian ít quan trọng về thời gian hơn, chẳng hạn như thông tin ID nối tiếp và cài đặt ngưỡng, có sẵn với chức năng Chọn trang. Địa chỉ giao diện được sử dụng là A0xh và chủ yếu được sử dụng cho dữ liệu quan trọng về thời gian như xử lý ngắt để cho phép đọc một lần cho tất cả dữ liệu liên quan đến tình huống ngắt. Sau khi ngắt, IntL đã được khẳng định, máy chủ có thể đọc trường cờ để xác định kênh bị ảnh hưởng và loại cờ. Trang02 là EEPROM của người dùng và định dạng của nó do người dùng quyết định. Mô tả chi tiết về bộ nhớ thấp và trang00.trang03 là bộ nhớ cao hơn, vui lòng xem tài liệu SFF-8436. • Thời gian cho các tham số điều khiển mềm và chức năng trạng thái Biểu tượng Đơn vị tối đa Điều kiện Thời gian khởi tạo t_init 2000 ms Thời gian từ khi bật nguồn1, cắm nóng hoặc cạnh lên của Reset cho đến khi mô-đun hoạt động hoàn toàn bình thường2 Thời gian khẳng định khởi tạo Reset t_reset_init 2 μs Reset được tạo ra bởi mức thấp dài hơn thời gian xung reset tối thiểu có trên chân ResetL. Thời gian sẵn sàng phần cứng của bus nối tiếp t_serial 2000 ms Thời gian từ khi bật nguồn1 cho đến khi mô-đun phản hồi với việc truyền dữ liệu qua bus nối tiếp 2 dây Giám sát thời gian sẵn sàng của dữ liệu t_data 2000 ms Thời gian từ khi bật nguồn1 đến khi dữ liệu chưa sẵn sàng, bit 0 của Byte 2, được hủy xác nhận và IntL được xác nhận Đặt lại thời gian khẳng định t_reset 2000 ms Thời gian từ cạnh tăng trên chân ResetL cho đến khi mô-đun hoạt động đầy đủ2 Thời gian khẳng định LPMode ton_LPMode 100 μs Thời gian từ khi khẳng định LPMode (Vin:LPMode =Vih) cho đến khi mức tiêu thụ điện năng của mô-đun giảm xuống Mức công suất IntL Thời gian khẳng định ton_IntL 200 ms Thời gian từ khi xảy ra tình trạng kích hoạt IntL cho đến khi Vout:IntL = Vol IntL Thời gian hủy xác nhận toff_IntL 500 μs toff_IntL 500 μs Thời gian từ khi xóa khi đọc3 hoạt động của cờ liên kết cho đến Vout:IntL = Voh. Bao gồm thời gian hủy xác nhận cho Rx LOS, Tx Fault và các bit cờ khác. Thời gian khẳng định Rx LOS ton_los 100 ms Thời gian từ trạng thái Rx LOS đến khi bit Rx LOS được đặt và IntL được khẳng định Cờ Thời gian khẳng định ton_flag 200 ms Thời gian từ khi cờ kích hoạt điều kiện xuất hiện đến khi bit cờ liên quan được đặt và IntL được khẳng định Mặt nạ Thời gian khẳng định ton_mask 100 ms Thời gian từ khi bit mặt nạ được đặt4 cho đến khi khẳng định IntL liên quan bị ức chế Mặt nạ Hủy khẳng định Thời gian toff_mask 100 ms Thời gian từ khi bit mặt nạ được xóa4 cho đến khi hoạt động IntlL liên quan được tiếp tục Thời gian khẳng định ModSelL ton_ModSelL 100 μs Thời gian từ khi khẳng định ModSelL cho đến khi mô-đun phản hồi với việc truyền dữ liệu qua bus nối tiếp 2 dây Thời gian hủy khẳng định ModSelL toff_ModSelL 100 μs Thời gian từ khi hủy khẳng định ModSelL cho đến khi mô-đun không phản hồi với việc truyền dữ liệu qua bus nối tiếp 2 dây Thời gian xác nhận Power_over-ride hoặc Power-set ton_Pdown 100 ms Thời gian từ bit P_Down được đặt 4 cho đến khi mức tiêu thụ điện năng của mô-đun giảm xuống Mức công suất Power_over-ride hoặc Power-set De-assert Thời gian toff_Pdown 300 ms Thời gian từ bit P_Down được xóa4 cho đến khi mô-đun hoạt động hoàn toàn bình thường3 Lưu ý: 1. Bật nguồn được định nghĩa là thời điểm điện áp cung cấp đạt và duy trì ở mức hoặc cao hơn giá trị tối thiểu được chỉ định. 2. Hoạt động hoàn toàn được định nghĩa là IntL được khẳng định do bit dữ liệu chưa sẵn sàng, bit 0 byte 2 được hủy khẳng định. 3. Đo từ cạnh xung nhịp giảm sau bit dừng của giao dịch đọc. 4. Đo từ cạnh xung nhịp giảm sau bit dừng của giao dịch ghi. • Sơ đồ khối bộ thu phát • Sơ đồ chỉ định chân của khối kết nối bo mạch chủ Số chân và tên • Mô tả chân Ký hiệu logic chân Tên/Mô tả Tham chiếu. 1 GND Ground 1 2 CML-I Tx2n Transmitter Đầu vào dữ liệu đảo ngược 3 CML-I Tx2p Transmitter Đầu ra dữ liệu không đảo ngược 4 GND Ground 1 5 CML-I Tx4n Transmitter Đầu ra dữ liệu đảo ngược 6 CML-I Tx4p Transmitter Đầu ra dữ liệu không đảo ngược 7 GND Ground 1 8 LVTTL-I ModSelL Module Select 9 LVTTL-I ResetL Module Reset 10 VccRx +3.3V Nguồn điện Receiver 2 11 LVCMOS-I/O SCL Giao diện nối tiếp 2 dây Clock 12 LVCMOS-I/O SDA Giao diện nối tiếp 2 dây Data 13 GND Ground 1 14 CML-O Rx3p Receiver Đầu ra dữ liệu đảo ngược 15 CML-O Rx3n Receiver Đầu ra dữ liệu không đảo ngược 16 GND Ground 1 17 CML-O Rx1p Receiver Đầu ra dữ liệu đảo ngược 18 CML-O Rx1n Receiver Đầu ra dữ liệu không đảo ngược 19 GND Ground 1 20 GND Ground 1 21 Đầu ra dữ liệu đảo ngược của bộ thu CML-O Rx2n 22 Đầu ra dữ liệu không đảo ngược của bộ thu CML-O Rx2p 23 GND Ground 1 24 Đầu ra dữ liệu đảo ngược của bộ thu CML-O Rx4n 25 Đầu ra dữ liệu không đảo ngược của bộ thu CML-O Rx4p 26 GND Ground 1 27 Mô-đun LVTTL-O ModPrsL hiện tại 28 Ngắt LVTTL-O IntL 29 Nguồn cung cấp VccTx +3,3V cho bộ phát 2 30 Nguồn cung cấp Vcc1 +3,3V cho bộ phát 2 31 Chế độ công suất thấp LVTTL-I LPMode 32 GND Ground 1 33 Đầu ra dữ liệu đảo ngược của bộ phát CML-I Tx3p 34 Đầu ra dữ liệu không đảo ngược của bộ phát CML-I Tx3n 35 GND Ground 1 36 Đầu ra dữ liệu đảo ngược của bộ phát CML-I Tx1p 37 Đầu ra dữ liệu không đảo ngược của máy phát CML-I Tx1n 38 GND Ground 1 Lưu ý: GND là ký hiệu cho nguồn điện đơn và nguồn điện chung cho các mô-đun QSFP28, Tất cả đều chung trong mô-đun QSFP28 và tất cả điện áp mô-đun đều được tham chiếu đến điện thế này nếu không có ghi chú. Kết nối trực tiếp các nguồn này với mặt đất chung của tín hiệu bo mạch chủ. Đầu ra laser bị vô hiệu hóa trên TDIS >2.0V hoặc mở, được kích hoạt trên TDIS
Cuộc điều tra
Chi tiết
